首页 | 本学科首页   官方微博 | 高级检索  
相似文献
 共查询到18条相似文献,搜索用时 125 毫秒
1.
首先介绍了H.264解码器结构和解码实现流程;然后重点阐述了H.264解码器在ADDSP-BF533上的实现和优化策略.实验结果表明,H.264解码器的实现方法和优化策略较为有效,能够满足DSP实时解码的需求.  相似文献   

2.
本设计基于OMAP3530处理器的开发平台设计视频监控客户端。该客户端通过SIP协议和服务器端通信。视频监控客户端在OMAP3530开发板实现,其ARM端完成客户端呼叫,建立与视频服务器连接,音视频数据流接收、播放和存储等功能,其DSP端完成解码器实时实现。设计重点为客户端oRTP和eXosip库的移植、监控界面的设计和H.264解码器实时实现。  相似文献   

3.
基于Directshow的H.264网络视频监控客户端实现   总被引:1,自引:0,他引:1  
为了实现视频监控客户端对H.264实时播放,采用Directshow与MFC相结合的方法,用Directshow作为视频播放的驱动,从网络接收数据,完成缓存,解码显示及封装成MFC可调用的API,MFC用来设计户界面,对播放过程进行相应的控制,达到了播放从网络接收到的H.264视频的目的.经过PC机上验证,可以流畅地从网络上接收播放H.264视频流,并且丢包率很小。在此用Directshow来实时流畅的播放从网络上接收到的H.264视频流。  相似文献   

4.
根据H.264/AVC的特点,设计出一种适合于帧内预测解码的硬件实现方式,并且引入了帧场自适应模式,有利于提高解码效率,并将该结构配合其他设计好的解码器模块,在FPGA上实现了标准清晰度的H.264视频的实时解码。  相似文献   

5.
详细阐述了针对ADSP—BF561双核DSP芯片的H.264视频编码算法进行优化的具体方法。试验数据表明,优化后的编码器性能得到了全面提升。可以实现基于ADSP—BF561双核平台上的4CIF视频实时编码。  相似文献   

6.
设计了一种嵌入式H.264视频流采集编码传输系统.方案基于ADI公司的视频处理器ADSP-BF533,通过摄像头采集视频图像并存储,在DSP内采用软编码的方式对采集的视频图像进行H.264压缩处理.通过以太网接口实现压缩的数据流传输以太网传输.  相似文献   

7.
基于BF561平台实现了视频采集的单帧送显以及连续帧的实时送显.由于LCD的数据显示格式和摄像机采集数据格式不同,提出了一种基于查表法的数据格式转换的快速算法,并在DSP平台上对此进行了优化,大幅度降低了用于显示的DSP指令周期数.  相似文献   

8.
丁毅 《电子技术》2004,31(12):29-33
文章介绍了ITU-TH.264编码算法原理和TM1300定点DSP芯片。针对该芯片的硬件结构特点,设计了一套运行于TM1300之上的实时视频信号采集、视频编码、视频输出系统的可行方案。讨论了H.264实时视频编码器在TM1300上定点实现的关键技术和难点问题,详细论述了H.264编码算法的代码优化技术。  相似文献   

9.
依据 H.264 视频编码标准,在DSP上完成视频编码器的设计工作,以实现高质量视频流的实时传输.编码器硬件平台选用 AD 公司的BF561开发板,图像采集采用OV7660,利用DMA技术以达到更高效的视频采集和数据格式转换.测试结果表明,在DSP上实现实时的H.264编码方案,并且满足高质量、低带宽传输的系统要求是完全可行的.  相似文献   

10.
设计了一种使用网络和H.264视频编解码的监控系统实施方案。方案采用TI公司的DM6437 DSP作为硬件编码模块,对摄像头采集的视频进行H.264编码,编码后的视频数据借助RTP实时传输协议和UDP套接字在网络传输,并最终在PC机上实现实时视频的接收和显示。测试结果表明,该方案实现方便、效果良好,具有潜在的应用价值。  相似文献   

11.
An application specific processor for an H.264 decoder with a configurable embedded processor is designed in this research. The motion compensation, inverse integer transform, inverse quantization, and entropy decoding algorithm of H.264 decoder software are optimized. We improved the performance of the processor with instruction‐level hardware optimization, which is tailored to configurable embedded processor architecture. The optimized instructions for video processing can be used in other video compression standards such as MPEG 1, 2, and 4. A significant performance improvement is achieved with high flexibility. Experimental results show that we could achieve 300% performance for the H.264 baseline profile level 2 decoder.  相似文献   

12.
Video compression performance of High Efficiency Video Coding (HEVC) is about twice of H.264/AVC video compression standard. The improvement in coding efficiency in HEVC is achieved by considerable increase in the computational load compared to H.264/AVC which is substantially very computational intensive. One of the units in HEVC which has changed considerably compared to H.264/AVC is Integer Discrete Cosine Transform (IDCT) unit. IDCT in HEVC standard includes 32 × 32, 16 × 16, 8 × 8 and 4 × 4 transforms. In this paper, a hardware solution for implementing the entire inverse IDCTs in HEVC decoder is proposed. The proposed hardware has a resource-sharing pipelined architecture. As a result, the hardware resources and computation time for implementing inverse IDCTs in HEVC decoder are reduced. Synthesis results by using NanGate OpenPDK 45 nm library indicate that the proposed hardware can achieve 222 MHz clock rate and can achieve real-time decoding of 4096 × 3072 video sequences with 70 fps.  相似文献   

13.
随着人们更多地使用携带式消费电子产品,电子产品中的电力消耗问题已经渐渐成为视频编解码器设计中关注的最主要的设计问题.特别是在最新的编码标准H.264/AVC中,由于采用了多种新的先进的压缩策略,编码器达到了更高的压缩效率的同时,由于这些新的性能,使H.264/AVC的解码器需要对外部存储进行大量的读取.所以,内存读取带宽成为对于整个系统成本的关键问题,具体如在使用电池提供高清视频播放的消费者电子产品中,需要以更低的电力提供更好更长时间的视频.在这个研究中,提出了针对于视频压缩解码系统中内存读写带宽问题所设计的可调的参考帧压缩算法设计的方案,通过降低系统读取外部内存的带宽而达到降低视频解码系统电力消耗的目的.  相似文献   

14.
王雄勇 《电子设计工程》2011,19(9):173-174,177
设计了一套基于TMS320DM6446的视频压缩系统.主芯片采用TI公司的TMS320DM6446,模拟视频信号送入解码器TVP5150后,解码为符合ITU-R BT.656标准的数字视频信号,BT.656数字视频信号被送往TMS320DM6446,TMS320DM6446内嵌DSP实现视频信号的H.264压缩.内嵌A...  相似文献   

15.
王雄勇 《电子设计工程》2011,19(8):128-129,136
为了解决标准清晰度监控系统中存在的一些问题,设计了一个基于TMS320DM365的高清视频压缩系统。采用ITU-T的H.264(DM365内嵌硬件压缩器)视频压缩算法,高清模拟视频信号通过专用视频解码芯片TVP7002转换成数字视频信号,在DM365中进行数据压缩,内嵌ARM把数据打包后传到internet,通过PC机软件解码,进行视频播放。实践证明,本编码方案很好的完成了数据压缩及传输,符合设计要求。  相似文献   

16.
A VLSI architecture for entropy decoder, inverse quantiser and predictor is proposed in this article. This architecture is used for decoding video streams of three standards on a single chip, i.e. H.264/AVC, AVS (China National Audio Video coding Standard) and MPEG2. The proposed scheme is called MPMP (Macro-block-Parallel based Multilevel Pipeline), which is intended to improve the decoding performance to satisfy the real-time requirements while maintaining a reasonable area and power consumption. Several techniques, such as slice level pipeline, MB (Macro-Block) level pipeline, MB level parallel, etc., are adopted. Input and output buffers for the inverse quantiser and predictor are shared by the decoding engines for H.264, AVS and MPEG2, therefore effectively reducing the implementation overhead. Simulation shows that decoding process consumes 512, 435 and 438 clock cycles per MB in H.264, AVS and MPEG2, respectively. Owing to the proposed techniques, the video decoder can support H.264 HP (High Profile) 1920 × 1088@30fps (frame per second) streams, AVS JP (Jizhun Profile) 1920 × 1088@41fps streams and MPEG2 MP (Main Profile) 1920 × 1088@39fps streams when exploiting a 200 MHz working frequency.  相似文献   

17.
针对H.264格式视频编解码器在嵌入式平台上的应用需求,对H.264格式视频编解码器的优缺点进行了理论性介绍,在对H.264视频编解码器研究的基础上,实现了基于嵌入式S3C6410平台的H.264解码器和播放器的移植。对基于Linux的开源编解码库ffmpeg在嵌入式S3C6410平台上进行了移植,实现了嵌入式平台上对H.264码流的解码和播放。对视频流图像分别在PC机和目标板上的解码效果进行了详细比较,论证了研究的正确性,证明了此研究具有工程应用价值。  相似文献   

18.
首先简要地叙述了H.264与其他标准相比所具有的优越性,接着系统地阐述了实现H.264全高清解码器的解决方案,并用JM平台对全高清的视频序列进行了解码测试,验证了软解码器方案不具备实时性,采用硬件解码器才是解决全高清视频解码的途径。  相似文献   

设为首页 | 免责声明 | 关于勤云 | 加入收藏

Copyright©北京勤云科技发展有限公司  京ICP备09084417号