基于FPGA流水线结构并行FFT的设计与实现

根据实时信号处理的需求,提出了一种基于FPGA的512点流水线结构快速傅里叶变换(FFT)的设计方案,采用4个蝶形单元并行处理,在Xilinx公司的Virtex7系列的FPGA上完成设计.处理器将基2算法与基4算法相结合,蝶形运算时把乘法器IP核的旋转因子输入端固定为常数,而中间结果用FIFO缓存.采用硬件描述语言verilog完成设计,并进行综合、布局布线,测试结果与MATLAB仿真结果相吻合.     

基于FPGA的FFT处理器设计

给出了一种64点FFT的FPGA实现方法.用该方法实现的FFT处理器由于采用流水线结构,其存储和读写可同时进行,并能及时输出结果.文中同时给出了基于Verilog语言的modelsim软件仿真结果.     

基于FPGA的FFT处理器的设计与实现

对FFT处理器的实现算法-频域抽取基4算法做了介绍。介绍一种以FPGA作为设计载体,设计和实现一套集成于FPGA内部的FFT处理器的方法和设计过程。FFT处理器的硬件试验结果表明该处理器的运算结果正确,并且具有较高运算速度。该方法具有设计简单灵活,体积小等优点,可用于雷达处理、高速图像处理和数字通信等应用场合。     

FFT的FPGA实现

结合工程实践,介绍了一种利用FFT IP Core实现FFT的方法,设计能同时对两路实数序列进行256点FFT运算,并对转换结果进行求模平方运算,且对数据具有连续处理的能力。设计采用低成本的FPGA实现,具有成本低、性能高、灵活性强、速度快等特点,而且通过工程应用证明了设计是正确可行的。     

基于存储器的3 780点FFT的FPGA设计和实现

介绍一种基于存储器的3 780点FFT的FPGA设计和实现,把3 780分解为7×9×5×4×3共5级,每一级进行对应点的WFTA[1]运算,并利用in-order、in-place PFA[2]算法,实现了每一级存储器读写地址的一致性.同时对整个系统的功能进行仿真和分析,其性能满足了TDS-OFDM[3]系统的信噪比要求.     

基于分布式结构的Zoom FFT及其FPGA实现

复调制Zoom FFT算法在导弹精确制导、防撞雷达等领域有着广泛的需求,是谱估计理论中的关键技术之一。针对传统Zoom FFT算法运算量大、处理速度低和占用资源大的缺点,提出了一种适合于FPGA实现的Zoom FFT算法结构,该结构利用分布式算法实现抗混叠滤波、利用DDS技术实现数控本振信号的产生、利用基-4蝶形算法实现FFT变换,并对该算法结构用硬件描述语言进行了设计、封装。算法仿真和硬件测试结果表明,基于分布式滤波结构构造的Zoom FFT模块,其细化谱分析的精度高、处理速度快和占用资源少,且参数化设计,能够实现真正意义上的实时谱分析,特别适合于离散密集频谱的细化分析与校正。     

基于FPGA的FFT处理器设计

在OFDM系统中，调制和解调是通过FFT来实现的，FFT算法的实现是实时高速信号处理系统设计中的难点。针对FFT在OFDM通信系统中的实际应用，提出了一种切实可行的基于FPGA（现场可编程门阵列）的FFT实现方法与硬件结构。论文重点介绍FFT控制模块的设计原理，设计了一种新的FFT控制器结构，并采用Quartus对控制器做了详细的仿真研究。结果表明控制器使蝶形运算、读取数据、存储数据等操作协调一致，而且提高了系统的处理速度，在计算和数据通信间取得了平衡。     

FFT算法的一种FPGA实现

FFT运算在OFDM系统中起调制和解调的作用。针对OFDM系统中FFT运算的要求，研究了一种易于FPGA实现的FFT处理器的硬件结构。接收单元采用乒乓RAM结构，扩大了数据吞吐量。中间数据缓存单元采用双口RAM，减少了访问RAM的时钟消耗。计算单元采用基2算法，流水线结构，可在4个时钟后连续输出运算结果。各个单元协调一致的并行工作，提高了系统时钟频率，达到了高速处理。采用块浮点机制，动态扩大数据范围，在速度和精度之间得到折衷。模块化设计，易于实现更多点数的FFT运算。     

高速并行FFT的FPGA实现

简要介绍了 FFT的分类,对比了其结构特点及实现复杂度,结合项目实现的需求,从中选择了一种适合 FP-GA高速并行实现的算法。在此基础上,推导了20点 FFT的实现方式,并且根据实际需求,可以采用此方法设计多种非基2FFT实现,甚至通过级联可完成大点数 FFT的设计实现,具有模块化、灵活可变的特点。结合 MATLAB仿真对FPGA实现结果进行了对比分析,并以图形化方式显示了对比结果,说明了方法可行、有效。     

基于FPGA的基-6FFT算法的设计与实现

介绍了一种基于FPGA的FFT算法的实现——以Altera公司的FLEX10K系列产品为硬件平台,用VHDL语言和电路图完成系统设计描述,用MAX plusⅡ软件进行编译、综合和下载,实现了6点实序列DFT算法,并给出了仿真测试的结果。在FPGA芯片上运行的FFT算法具有速度快且抗干扰能力强的硬件实现的优点,用VHDL语言实现的基于IP核FFT算法具有很好的可移植性,可以重复使用,大大提高了设计效率。     

基于FPGA的高速浮点FFT处理器设计

本文介绍了一种基于FPGA的1024点自定义26位浮点FFT处理器的设计。详细阐述了FFT处理器的自定义浮点格式、算法的选择、浮点乘法加法和FFT中的地址产生规律、存储器的选择等关键技术。最后给出了ISE环境下的仿真结果,验证了设计的正确性,工作频率达到171.136MHz。     

基于CORDIC的一种高速实时定点FFT的FPGA实现

本文论述了一种利用CORDIC算法在FPGA上实现高速实时定点FFF的设计方案。利用CORDIC算法来实现复数乘法，与使用乘法器相比降低了系统的资源占用率，提高了系统速度[1]。设计基于基4时序抽取FFT算法，采用双端口内置RAM和流水线串行工作方式。本设计针对256点、24位长数据进行运算，在XilnxSpartan2E系列的xc2s300e器件下载验证通过，完成一次运算约为12μs，可运用于高速DSP、数字签名算法等对速度要求高的领域。     

基于FPGA的可扩展高速FFT处理器的设计与实现

本文提出了基于FPGA实现傅里叶变换点数可灵活扩展的流水线FFT处理器的结构设计以及各功能模块的算法实现,包括高组合数FFT算法的流水线实现结构、级间混序读/写RAM地址规律、短点数FFT阵列处理结构以及补码实现CORDIC算法的流水线结构等。利用FPGA实现的各功能模块组装了64点FFT处理器。从其计算性能可知,在输入数据速率为20MHz时,利用此结构实现的FFT处理器计算1024点FFT的运算时间约为52μs。     

一种基于FPGA的高性能FFT处理器设计

FFT算法是高速实时信号处理的关键算法之一,在数字EW接收机中有着广泛的应用前景。本文基于Xilinx公司的Vertex-IIPro系列FPGA,设计一种级联结构的1024点FFT处理器,采用基-4并行蝶算单元,能并行处理四路输入数据,极大地提高了FFT的处理速度。在系统时钟为100MHz时,完成1024点复数FFT运算仅需要2.56μs。     

基于FPGA的FFT/IFFT处理器的实现

提出一种利用并行算法来实现FFT（快速傅里叶变换）及其逆变换IFFT（快速傅里叶逆变换）的设计方法。该处理器可由用户动态配置成64、256、1024点复数FFT或其逆变换IFFT。     

基于FPGA的64点FFT处理器设计

采取基-4按频率抽取FFT算法,设计一种可在FPGA上实现的64点、32位长、定点复数FFT处理器.基-4堞形运算单元中采用六级流水线设计,并行处理4路输入/输出数据,能极大地提高FFT的处理速度.该设计采用VHDL描述的多个功能模块,经ModelSim对系统进行逻辑综合与时序仿真.实验证明,利用FPGA实现64点FFT,运算速度快,完全可以处理高速实时信号.     

一种基于FPGA的FFT阵列处理器

提出一种新的FFT信号处理器的实现方法 ,使用抽取算法在基于FPGA的FFT硬件处理IP上实现并行大点数快速傅立叶变换 ,由于采用专用FFT硬件处理与DSP相结合的处理结构 ,使处理速度大幅度提高。理论和仿真分析论证了该方法的有效性     

基于FPGA的频谱分析系统的设计与实现

设计与实现了一种以FPGA为核心的实时频谱分析系统。系统包含"实时频谱监测"和"实时频谱仪"2种频谱分析模式。"实时频谱监测"模式采用FFT算法设计实现,用于对信号的实时监测;"实时频谱仪"模式采用DFT算法设计实现,用于信号的细致分析。实验证明,系统充分利用了FPGA芯片的资源,具有实时性好、频谱分析参数可调、多通道循环切换分析等特点。目前该系统已成功应用于HFC双向网络反向通道噪声的频谱分析和监测之中。