可编程DSP调制解调器控制程序设计

可编程ＤＳＰ调制解调器控制程序设计刘丹谱，乐光新近年来，由于格状编码调制（ＴＣＭ）技术的应用，话路调制解调器在传输速率上有了极大的提高，目前符合ＩＴＵＴＶ．３４国际标准的２８．８ｋｂ／ｓ速率话带调制解调器已经开始投入商用。这些高速调制解调器的实现都需...     

双通道同步高速数据采集器的设计

本文设计了一种Windows操作系统环境下通过USB接口实现的双通道同步高速数据采集器。该采集器利用FT2232H接口芯片完成上位机USB口与ADC转换器件之间的数据通讯。采集器中设置有一个微处理器(MCU),上位机通过USB口发布命令给数据采集器,可以控制采样频率、数据长度及数据传输速率等参数。该采集器设置有两路同步工作的ADC,可实现双通道信号高速采集,最高采样频率可以达到10MSPS。     

一种基于AMBA协议的双通道以太网MAC的设计与实现

千兆以太网接口已经成为高性能嵌入式处理器So C最重要的通信接口。在一款处理器So C的双通道以太网MAC设计时,由于处理器采用AMBA总线且管脚资源有限,直接复用已有IP核存在总线协议不兼容、引脚数目太多等问题。文章提出一种基于AMBA协议的双通道以太网MAC架构,通过设计RGMII接口单元,实现双通道以太网MAC接口的引脚复用,有效地降低了芯片管脚数目,同时通过设计PLB2AHB协议转换单元,实现通信数据AHB总线与PLB总线之间协议转换及以太网DMA功能。最后,本文通过搭建So C系统验证环境,对设计实现后的双通道以太网MAC在不同场景下的功能进行功能验证,结果表明双通道以太网MAC能够以10/100/1000Mbps的速率实现双通道RGMII半双工/全双工通信,满足设计要求。     

多速率调制解调器设计与实现

现代通信系统中多种信息速率并存,多速率兼容成为一个突出的问题.基于直接序列扩频（DS-SS）和卷积编码技术,提出了一种可以满足多速率兼容的调制解调器实现方法,通过选择不同长度的伪随机序列或者卷积编码,不同的信息速率占用相同的传输带宽.对扩频、解扩以及卷积码的编码和解码部分进行了较为详细的论述,给出了关键模块的原理和实现方法,对使用此调制解调器的通信系统进行了测试,并给出了测试数据.     

一种高数据率DS/FH扩频系统的设计

为适应当前无线通信强抗干扰能力、高数据传输速率的需求,设计并实现了一种适用于直扩/跳频（DS/FH）混合扩频通信系统在高速数据传输状态下的跳频捕获方法,并根据应用需要实现了高数据率下的编码扩频技术和高速直接数字频率合成技术,完成了系统的硬件实现与调试。实际测试表明,系统在一定的扩频增益和3000跳/秒的跳频速率下,传输数据速率大于1 Mb/s,满足工程应用需求。     

并行通道编码EBCOT中MQ编码器的硬件设计

提出了一种适用于JPEG2000标准中并行通道编码的Embedded Block Coding with Optimized Truncation （EBCOT）高速MQ编码器的硬件架构。首先对JPEG2000标准流程的标码流程选择和字节输出等流程进行改进,使之更适应于硬件实现,并提出一种区间重整时对前导零位数的更简洁的判断方法和电路实现,充分利用硬件并行性,提高了编码速度。进而提出了四级流水的MQ编码器硬件架构,有效提高了MQ编码速率,充分满足并行通道编码的要求。     

数字式调制解调器的设计与实现

本文阐述了基于数字信号处理的数字式BPSK/QPSK调制解调器Mo-dem的设计原理及实现方法。由于这种技术实现的解调功能大部分是用软件完成的,因此这种调制解调器的设计灵活、可靠性高、性能好,很适于应用在低速率、小容量数字通信系统中。对解调软件的计算机模拟性能表明,该设计能够满足卫星移动通信系统对调制解调器的要求。     

高速成形滤波器的设计与实现

结合TCM／8PSK高速调制解调器的要求，设计并实现了速率高达300Mbps的波形成形滤波器和相应的数模转换器。提出了一种基于分布式算法结构的新型滤波器结构，解决了FPGA中滤波器的高速计算问题。实验结果表明本文的结构可行，同时对其他领域也有应用价值。     

基于PXI的高速数字化仪模块

设计了一种基于PXI接口、双通道12位、采样速率250 Msps的高速数字化仪模块,给出该系统的工作原理、设计思想和实现方案,系统采用双通道A/D转换器进行采样,使用高性能FPGA器件进行通道控制、数据处理和接口设计,具有功能强大的前端调理电路,可以选择匹配阻抗和耦合方式、具有增益自动调整功能,满足大范围信号的测量要求.从硬件和软件两个方面对高速数据采集、传输和存储的关键问题进行了深入探讨.该数字化仪模块可方便的与其他PXI仪器组成测试系统,实现对信号的高速采样和长时间记录.     

高速低误码高可靠回收存储器设计

本文针对航天飞行器对大容量、高速率以及高冲击环境下可靠回收的要求,提出了一种适用于高速大容量数据存储的设计方法。采用SoftLVDS的高速传输技术、基于ECC纠错编码算法的NAND Flash控制技术以及交叉冗余备份等关键技术,实现了2.4Gbps的高速传输速率,128G字节的大存储容量以及低于10^-10的误码率,同时能够在高冲击环境下实现可靠回收。该产品经过了炮击试验验证,100%获取了试验数据。