可配置电阻分压型DAC-PUF电路设计

物理不可克隆函数(Physical Unclonable Function,PUF)电路利用结构和设计参数相同的单元电路在制造过程中存在的随机工艺偏差,产生具有唯一性、随机性和不可克隆性的密钥.通过对电阻失配和数模转换器(Digital to Analogue Conversion,DAC)的研究,提出一种可配置电阻分压型DAC-PUF电路设计方案.该PUF电路由输入寄存器、电阻分压型DAC、电压比较器和时序控制模块构成.通过激励信号配置DAC单元,使该PUF电路无需更换硬件便可实现输出密钥的变化.在TSMC-LP 65nm CMOS工艺下采用全定制方式进行版图设计,面积为72.4μm×87.8μm.实验结果表明该PUF电路唯一性高,且在不同温度(-40~125℃)和电压(1.08~1.32V)下随机性和可靠性分别大于99.1%和97.8%,可广泛应用于信息安全领域.     

基于电流镜的电流型PUF电路设计

通过对物理不可克隆函数(Physical Unclonable Functions,PUF)电路和电流镜的研究,提出一种基于电流镜的电流型PUF电路设计方案。该方案首先利用多路电流镜产生随机电流,然后使用电流型敏感放大器比较两路电流的大小,最后产生随机的输出响应。在SMIC 65nm工艺下,利用全定制方法设计PUF电路,在最小尺寸下PUF单元的版图面积为2.59μm×1.51μm。通过Spectre软件,在不同电压、温度等工作环境下进行Monte Carlo仿真验证,分析PUF电路的识别能力。实验结果表明所设计的PUF电路逻辑功能正确,且具有良好的随机性和稳定性,可广泛应用于密钥产生和设备认证等领域。     

基于晶闸管型延迟单元的芯片指纹PUF电路

提出一种面向芯片指纹应用的物理不可克隆函数(PUF)电路,包括基于晶闸管型延迟单元的工艺敏感电路、时间偏差放大器和时间偏差比较器三个部分。工艺敏感电路由两个相同的晶闸管型延迟单元组成。晶闸管型延迟单元对工艺变化非常敏感,而在电源电压与温度变化时稳定性较强,可有效改善PUF电路的唯一性与稳定性。时间偏差放大器对工艺敏感电路输出的微弱延时差进行放大,减小延时差对噪声和时间偏差比较器精度的敏感性,使比较器能够产生稳定的输出,进一步提高PUF电路的稳定性。基于0.18 μm CMOS工艺,对电路进行设计与仿真。结果表明,PUF电路的输出具有良好的海明距离统计分布特征,当温度在－40 ℃~100 ℃范围、电源电压在1.7~1.9 V范围变化时,PUF电路的稳定性可达95.8%。     

一种可靠的芯片指纹PUF电路

本文引入一种可靠的芯片指纹物理不可克隆函数（Physical Unclonable Function）电路.该PUF包括基于电流饥饿型延迟单元的工艺敏感电路、时间偏差放大器、时间偏差比较器、表决机制与扩散算法五个部分.通过捕获制造工艺的偏差,每一个工艺敏感电路可以稳定产生两路具有微弱延时差的延迟信号,然后比较生成指纹ID;设计一种新型的扩散算法改善PUF的唯一性,引入时间偏差放大器与表决机制增强PUF相对于温度与电源电压变化的稳定性.文中PUF在0.18μm CMOS工艺下实现.仿真结果表明,该PUF的输出具有均匀统计分布特征,同时在温度从-40℃至100℃,电源电压从1.7V至1.9V变化条件下,其输出ID具有97.5%的稳定性.     

基于CNFET的高性能三值SRAM-PUF电路设计

通过对碳纳米管场效应晶体管（Carbon Nanotube Field Effect Transistor,CNFET）和物理不可克隆函（Physical Unclonable Functions,PUF）电路的研究,提出一种高性能三值SRAM-PUF电路结构.该电路结构首先利用交叉耦合三值反相器产生随机电流,并对其电流进行失配分析;然后结合三值SRAM单元的电流竞争得到随机的、不可克隆的三值输出信号"0"、"1"和"2".在32nm CNFET标准模型库下,采用HSPICE对所设计的三值SRAM-PUF电路进行Monte Carlo仿真,分析其随机性、唯一性等性能.模拟结果表明所设计的三值SRAM-PUF电路归一化随机性偏差和唯一性偏差均为0.03%,且与传统二值CMOS设计的PUF电路相比工作速度提高33%,激励响应对数量为原来的（1.5）ⁿ倍.     

基于最优控制电压的高鲁棒性 PUF 电路设计

物理不可克隆函数（Physical Unclonable Functions ,PUF）电路作为一种新型的信息安全电路,依赖集成电路制造过程中硅器件的固有工艺偏差产生密钥．本文提出一种高鲁棒性PUF电路设计方案,首先分析MOSFET在零温度系数点（Zero Temperature Coefficient ,ZTC ）的工作特性,然后结合提高PUF电路鲁棒性的途径,确定PUF电路的结构及最优控制电压,最终达到密钥稳定可靠的目的．在TSMC 65nm CMOS工艺下对所设计的PUF电路进行版图设计,面积为14.89μm ×12.14μm ．实验结果显示在最优控制电压下PUF电路的鲁棒性最低为96％．     

基于亚阈值电流阵列的低成本物理不可克隆电路设计

物理不可克隆函数(PUF)能够提取出集成电路在加工过程中的工艺误差并将其转化为安全认证的密钥。由于常用于资源及功耗都受限的场合,实用化的PUF电路需要极高的硬件利用效率及较强的抗攻击性能。该文提出一种基于亚阈值电流阵列放电方案的低成本PUF电路设计方案。亚阈值电流阵列的电流具有极高的非线性特点,通过引入栅控开关和交叉耦合的结构,能够显著提升PUF电路的唯一性和稳定性。此外,通过引入亚阈值电流的设计可以极大地提高PUF的安全性,降低传统攻击手段的建模攻击。为了提升芯片的资源利用率,通过详细紧凑的版图设计和优化,该文提出的PUF单元面积仅为377.4 μm2,使得其特别适合物联网等低功耗低成本应用场景。仿真结果表明,该文所提亚阈值电路放电阵列PUF具有良好的唯一性和稳定性,无需校准电路的标准温度电压下唯一性为48.85%;在温度范围–20～80°C,电压变动范围为0.9～1.3V情况下,其可靠性达到了99.47%。     

基于信号传输理论的Glitch物理不可克隆函数电路设计

通过对信号传输理论、竞争-冒险现象和物理不可克隆函数(Physical Unclonable Functions, PUF)电路的研究,论文提出一种基于信号传输理论的毛刺型物理不可克隆函数电路(Glitch Physical Unclonable Functions, Glitch-PUF)方案。该方案首先根据偏差延迟的信号传输理论,推导出获得稳定毛刺输出的电路级数;然后利用组合逻辑电路的传播延迟差异,结合1冒险和0冒险获得具有毛刺的输出波形,采用多级延迟采样电路实现Glitch-PUF的输出响应。由于毛刺信号具有显著的非线性特性,将其应用于PUF电路可有效解决模型攻击等问题。最后在TSMC 65 nm CMOS工艺下,设计128位数据输出的电路结构,Monte Carlo仿真结果表明Glitch-PUF电路具有良好的随机性。     

基于多项式拟合频率重构的物理不可克隆函数优化

近年来硬件安全不断受到挑战,具有不可预测性、随机性等特性的环形振荡器物理不可克隆函数(Ring Oscillator Physical Unclonable Function,RO PUF)可作为硬件安全重要的加密密钥方式,但通常原始RO PUF不满足加密密钥对随机性的要求.因此,提出了基于多项式拟合频率重构的PUF优...     

一种基于熵源分离模型的可重构安全原语

在信息爆炸时代,信息的安全问题受到了广泛关注。在物联网设备的加密协议中,物理不可克隆函数(PUF)与真随机数发生器成为加密协议中基本的安全原语,提供了轻量级的解决方案。文章提出了一种熵源分离模型,能够分离环形振荡器中抖动(真随机数发生器的熵)和工艺偏差(PUF熵)引起的延时。基于该模型,在FPGA上设计了一种可重构的双工作模式电路,通过改变模式可分别生成PUF和真随机数。相较于FPGA上独立设计的PUF和真随机数发生器,该结构具有资源开销小、面积利用率高、功耗低等优势。实验结果表明,生成的PUF稳定性高、唯一性强、均匀性好;真随机数序列均通过了NIST测试,具有高随机性和不可预测性。     

Improved Ring Oscillator PUF: An FPGA-friendly Secure Primitive

In this paper, we analyze ring oscillator (RO) based physical unclonable function (PUF) on FPGAs. We show that the systematic process variation adversely affects the ability of the RO-PUF to generate unique chip-signatures, and propose a compensation method to mitigate it. Moreover, a configurable ring oscillator (CRO) technique is proposed to reduce noise in PUF responses. Our compensation method could improve the uniqueness of the PUF by an amount as high as 18%. The CRO technique could produce nearly 100% error-free PUF outputs over varying environmental conditions without post-processing while consuming minimum area.     

基于序列密码的强PUF抗机器学习攻击方法

物理不可克隆函数(Physical Unclonable Function, PUF)在信息安全领域具有极其重要的应用前景,然而也存在其自身安全受机器学习攻击等方面的不足。该文通过对PUF电路和密码算法的研究,提出一种基于序列密码的强PUF抗机器学习攻击方法。首先,通过构造滚动密钥生成器产生随机密钥,并与输入激励进行混淆;然后,将混淆后的激励通过串并转换电路作用于强PUF,产生输出响应;最后,利用Python软件仿真和FPGA硬件实现,并分析其安全性和统计特性。实验结果表明,当建模所用激励响应对(Challenge Response Pairs, CRPs)高达106组时,基于逻辑回归、人工神经网络和支持向量机的攻击预测率接近50%的理想值。此外,该方法通用性强、硬件开销小,且不影响PUF的随机性、唯一性以及可靠性。     

基于RRAM延时单元的PUF设计

随着技术的发展，信息安全受到了很大挑战.物理不可克隆函数（Physically Unclonable Function，PUF）电路是一种新型的密钥生成电路，阻变存储器（Resistive Random Access Memory，RRAM）可以为其提供物理随机熵源，这使得PUF在物理上不可被攻击.但目前在基于RRAM的PUF设计方案中，RRAM延时单元的测试响应对（Challenge Response Pair，CRP）效率并不够高.本文提出一种基于RRAM延时单元的PUF结构，延时单元将RRAM的阻值输出到反向器中，形成脉冲的延迟，最后通过判决器判断两路脉冲达到顺序并编码为"0"和"1"，这就是PUF的输出位.基于RRAM延时单元，本文设计了8位、16位、32位、64位PUF，这些PUF在保证良好的随机性、稳定性、唯一性的前提下，大大提高了PUF的RRAM单元效率.实验结果表明：该设计能够有效的提高RRAM使用效率，使得PUF能够更好地防止外界的攻击.     

Unpredictably Disordered Distribution of Hetero-Blended Graphene Oxide Flakes with Non-Identical Resistance in Physical Unclonable Functions

In this study, a new concept of physical unclonable functions (PUFs) is introduced comprising reduced graphene oxide (GO) materials. To create a disordered conductivity distribution, two types of GO are used: HGO, are produced by the conventional Hummers’ method, and PGO, produced by Brodie's method with an additional unique purification procedure. It is found that PGO becomes graphene-like after room-temperature chemical reduction. These two reduced GOs have a distinct conductivity difference of up to 10⁴ times. By blending these two materials, a random mixture is created that can generate a highly unpredictable electrical signal, serving as an ideal security key with strong randomness and uniqueness. The optimized PUF device, based on this approach, demonstrates excellent performance in generating secure keys.