低抖动锁相环中压控振荡器的设计

压控振荡器(VC0)作为PLL系统中的关键模块,其相位噪声对PLL相位噪声和抖动产生决定性影响.在对PLl系统噪声及VCO相位噪声分析的基础上,基于CSMC 0.5μm CMOS工艺,设计了一款低相位噪声两级差分环形VCO.Spectre RF仿真结果表明,VCO频率调谐范围为524 MHz～1.1 GHZ,增益最大值Kvco为-636.7 MHz/V,900 MHz下VCO相位噪声为-116.2dBc/Hz@1 MHz,功耗为21.2 mW.系统仿真结果表明,VCO相位噪声对PLL抖动的贡献小于1 ps.     

单片CMOS UHF RFID阅读器中低噪声LC VCO的设计

设计了一种应用于单片CMOS超高频射频识别阅读器中的低功耗、低相位噪声LC VCO。根据超高频射频识别阅读器的系统架构和协议要求,对本振相位噪声要求做出详细讨论;采用LC滤波器和低压差调压器分别对尾电流源噪声和电源噪声进行抑制,提高了VCO相位噪声性能。电路采用IBM 0.18μm RF CMOS工艺实现,电源电压3.3 V时,偏置电流为4.5 mA,中心频率为1.8 GHz,在频偏1 MHz处,相位噪声为-136.25 dBc/Hz,调谐范围为30%。     

UHF RFID中低噪声正交压控振荡器设计

采用标准0.18μm RF CMOS工艺,设计了一种低相位噪声正交压控振荡器(QVCO)电路。该QVCO电路采用了两种新技术:分裂转换偏置与电容耦合技术。该电路不仅获得较好的相位噪声,还具有良好的相位误差。仿真结果表明,1.8V电压下,电路功耗为10.28mW。实现了848.1MHz~1.048GHz的调谐范围,输出频率为920MHz时,在频偏1MHz处,相位噪声为-127.5dBc/Hz,相位误差最小可达到0.01°。     

相位噪声性能达-140dBc／Hz的信号发生器

Aeroflex最新版本的S系列信号发生器（SGA和SGD）的性能得到进一步提升,使其相位噪声得以改善并拥有更好的RF电平精度。在载波频率为1GHZ、频率偏移为100kHz至1MHz时,相位噪声可以改善多达6dB,使得此区间内的相位噪声典型值达到140dBc／HZ。     

测试和测量

正相位噪声性能达-140dBc/Hz的信号发生器Aeroflex最新版本的S系列信号发生器(SGA和SGD)的性能得到进一步提升,使其相位噪声得以改善并拥有更好的RF电平精度。在载波频率为1GHz、频率偏移为100kHz至1MHz时,相位噪声可以改善多达6d B,使得此区间内的相位噪声典型值达到     

PLL频率合成器的噪声底值测量

相位噪声是无线应用频率合成器的一个关键性能参数。调相蜂窝系统（如PHS,GSM和IS－54）的RF设计人员需要低噪声的本地振荡器（LO）或频率合成器单元。在调相系统中,合成器的综合相位噪声会影响收发器的RMS相位误差。频率开关时间和基准寄生抑制对调制解调器数了标准来说也是关键参数。在锁定条件下,较窄的环路滤波器带宽将降低综合相位噪声,但增加PLL（锁相环）锁定时间。本文描述对合成器所产牛的锁相环噪声进行量化的标准测量技术。相位噪声频谱单边带相位噪声是任何频率控制系统的关键性能参数。边带噪卢可变换成相关的频带…     

集成电路

无线基站射频卡低噪声计时芯片组8V19N4xx芯片组包括了JESD204B相兼容的灵活的射频锁相环(RF PLL)和时钟合成器,能满足2G、3G和4GLTE无线基础设施中高频率和低相位噪声的需求。通过采用IDT已被验证的FemtoClock NG技术,这种低相位噪声特性可使系统的模数和数模转换器(ADCs/DACs)实现高精度和低失真     

直接式频率合成器相位噪声限制因素

频率合成器被称为雷达电子系统的"心脏",其相位噪声对设备和系统的性能影响很大,随着现代雷达技术的不断发展,对频率合成器的低相位噪声提出了较高的要求。文中简单介绍了频率合成器相位噪声的基本概念,基于频率合成器的基本实现方法,阐述了直接式频率合成器相位噪声的限制因素。并通过实践论证了这些限制因素对相位噪声的影响程度,以及介绍了未来频率合成器的发展方向,对低相位噪声频率合成器的工程设计和生产调试具有一定的指导意义。     

一个6GHz宽带低相位噪声CMOS LC VCO

用SMIC 0.13 μm CMOS工艺实现了一个低相位噪声的6 GHz压控振荡器(VCO).在对其相位噪声分析的基础上,通过改进和优化传统的调谐单元和噪声滤波电路以及加入源极负反馈电阻实现了一个宽带、低增益、低相位噪声VCO.测试结果显示,在中心频率频偏1 MHz处的相位噪声为-119 dBc/Hz,频率调谐范围为6...     

频率合成器的相位噪声分析

频率合成器被喻为雷达电子系统的"心脏",其相位噪声对设备和系统的性能影响很大.文中简单介绍了频率合成器相位噪声的基本概念.基于频率合成器的基本实现方法,分析了频率合成器中的相位噪声,通过实例说明了不同合成方式频率合成器的相位噪声.时频率合成器的低相噪声设计的工程实现有一定的指导意义.     

IDT推出无线基站射频卡低噪声计时芯片组扩展行业领先的计时产品系列

拥有模拟和数字领域的优势技术、提供领先的混合信号半导体解决方案的供应商IDT誖公司(Integrated Device Technology,Inc.;NASDAQ:IDTI)今天宣布对低噪声计时芯片组进行优化,以满足无线基站收发台(BTS)射频卡应用。这款全新芯片组产品对IDT广泛的通信信号链产品系列进行了补充,为工程师提供所需的工具,帮助他们解决相位噪声相关的挑战,并建立一流的无线系统。IDT 8V19N4xx芯片组包括了JESD204B相兼容的灵活的射频锁相环(RF PLL)和时钟合成器,能满足2 G、3 G和4 GLTE无线基础设施中高频率和低相位噪声的需求。通过采用IDT已被验证的FemtoClock誖NG技术,这种低相位噪声特性可     

基于802.11a/b/g WLAN接收机前端的射频集成压控振荡器设计

为了满足WLAN接收机前端要求,设计了一种基于IEEE 802.11 a/b/g协议的RF零中频接收机第一本振3.846GHz压控振荡器.该振荡器采用TSMC0.25μm RFCMOS工艺实现,利用Hajimiri相位噪声模型对结构进行了优化,具有低相位噪声的特性.通过Cadence Spectre仿真,结果表明文中设计的3.846GHz压控振荡器功耗为10mW,1MHz和3MHz载频处的相位噪声分别为-120dBc/Hz和-131dBc/Hz,调谐电压Vtune在0～2.5V之间变化时,频率可调范围为600MHz,其性能完全符合IEEE 802.11 a/b/g协议的要求.     

C波段微波低相位噪声介质振荡源

介绍了微波低相位噪声介质振荡器的设计方法。就影响介质振荡器相位噪声的因素进行了讨论,从谐振回路有载Q值、有源器件、增益压缩量、电路模式等几个方面提出了降低相位噪声的方法,并给出了一个C波段微波低相噪振荡器的设计实例。测试结果表明:该振荡器工作频率3 900 MH z,输出功率大于10 dBm,相位噪声达到-102 dB c/H z@1 kH z;-128 dB c/H z@10 kH z。     

95GHz低相噪锁相源技术研究

基于毫米波锁相源相位噪声理论,明确指出采用低相位噪声的微波频率源可以有效改善毫米波锁相源相噪指标。利用低相位噪声的微波倍频源,结合谐波混频方式,设计出95GHz低相位噪声锁相频率源。测试结果表明,其相位噪声可以低至-90.44dBc/Hz@10kHz,验证了该设计方案的可行性。     

新版本的S系列：信号发生器

艾法斯控股有限公司的全资子公司艾法斯有限公司推出其新版本的S系列信号发生器（SGA和SGD）,使其相位噪声得以改善并拥有更好的RF电平精度。在载波频率为1GHz、频率偏移为100kHz-1MHz时,相位噪声可以改善多达6dB,     

NI发布PXIRF产品

2011年3月，美国国家仪器有限公司推出了全新3．6GHzRF矢量信号分析仪（VSA）NIPXIe-5665，该PXI产品性价比高，且RF性能极佳。这款全新矢量信号分析仪的相位噪声、平均噪声水平、     

一种用于单片UHF RFID阅读器中的低相位噪声LC VCO设计

介绍了一种适用于UHF RFID(Radio Frequency Identification)阅读器的低相位噪声压控振荡器(VCO)电路.通过在传统的VCO电路中加入抑制电源噪声的regulator并在共模端加入平衡滤波电路对尾电流源的二次谐波分量进行抑制来降低1/f3区域的相位噪声,同时选取合适的电感值及其Q值使得VCO在1/f2区域也能获得较佳的相位噪声性能.同时,文中给出了本设计中使用的低噪声基准源电路.整个电路采用UMC0.18 μm MM/RF CMOS工艺实现,仿真与测试结果显示所提出的VCO结构和传统VCO相比几乎在所有区域内对相噪声均有5 dB的改善.本设计使用的电源电压为3.3 V,VCO中心频率为1.8 GHz,调谐范围约为11%,频偏1MHz处相位噪声约为-127 dBc/Hz,总电流约为7.2 mA.     

间接式微波频率合成器相位噪声概念及方案论证

本文较系统地回顾了微波频率合成器中相位噪声的基本概念,论述了在采用间接式频率合成时,如何进行低相位噪声微波频率合成器的方案论证,并结合实际,给出一个已用于工程的低相位噪声微波频率合成器实例及测试结果。     

差分环形振动器的相位噪声与时间抖动研究

基于差分环形振荡器的相位噪声理论,详细介绍了相位噪声、时间抖动的定义,提出了相位噪声的计算公式,并推导了由相位噪声到时间抖动的换算公式。实施了Matlab和Spectre联合仿真,结果验证了计算公式的准确性。相位噪声在环路带宽外的计算值与Spectre仿真值的绝对误差不超过2.35 dB;时间周期抖动计算值与Spectre仿真值的绝对误差为1.847 ps,可对低相位噪声的差分环形振荡器设计提供参考和指导。     

变压器反馈的超低功耗低相位噪声CMOSLC-VCO设计

设计了一种全集成交叉耦合变压器反馈的LC压控振荡器(LC-VCO),该VCO在电源电压低于阈值电压的情况下实现了超低功率消耗和低相位噪声.该超低功耗的VCO采用SMIC 0.18μm数模混合RF 1P6M CMOS工艺进行了流片验证.测试结果表明:电路在0.4V电源供电和工作频率为2.433GHz时,相位噪声为-125.3dBc/Hz(频偏1MHz),核心直流功耗仅为720μW.芯片的工作频率为2.28～2.48GHz,调谐范围为200MHz(8.7%),电路的优值为-193.7dB,信号的输出功率约为1dBm.该VCO完全可以满足IEEE 802.11b接收机的应用要求.