磷隐埋对通隔离在集成电路中的应用

目前,在国内集成电路生产中,通常采用PN结隔离工艺和介质隔离工艺.其中PN结隔离工艺又以锑隐埋单面隔离为常见.磷隐埋对通隔离工艺国内只有个别高等院校采用,工厂极为少见.国外象CA3094等也是采用这种工艺制作的.我们在生产集成电路的一些品种中,摸索应用这一工艺.体会到,它与传统的单面隔离工艺相比,有许多独特的优点,有推广应用的价值.一、简单原理及工艺比较图1是单面隔离和对通隔离示意图.     

一种用作高压变流器的智能功率管

马达、照明装置、电源,无不得益于高压智能功率集成电路——高压智能功率管。它除了控制逻辑外,还有过压、过热、过载、短路等自动保护功能。高压功率集成依赖于介质隔离技术,而一般的介质隔离技术已不能很好地满足系统化集成的需要。一种新的SOI技术——注氧隔离(SIMOX)技术,提供了高压功率集成整个系统的可能性。本文在分析高压智能功率器件的有关技术的基础上,结合VDMOS和IGBT的功率集成器件,讨论了SIMOX技术的好处和限制,以及高压智能功率管的设计问题。     

800 V SOI介质隔离技术研究

高低压隔离是SOI(Silicon-on-Insulator)高压功率集成电路的关键问题之一。文章对SOI介质隔离问题进行了深入研究。通过理论分析和数值仿真,探讨其耐压机理,并对结构参数进行了优化;设计了包含低淀氮化硅、化学机械抛光(CMP)等关键步骤的新的SOI介质隔离工艺流程。实验结果表明,在膜厚为20μm的SOI上,可以实现击穿电压800 V以上的介质隔离结构。     

BCD工艺的外延层最佳参数选择

智能功率集成电路SPIC是把低压控制和功率输出集成在同一芯片上,在电路内部实现具有防止短路,过载,高温和过大功率等功能.对于较低电压使用的SPIC,通常采用PN结隔离技术,集成双极型的CMOS和DMOS的器件结构,即所谓BCD技术,在工艺上就要实现双极型,CMOS和DMOS的工艺兼容.在这个兼容工艺中,选择外延层电阻率和厚度是个     

BCD工艺的外延层最佳参数选择

一、引言 智能功率集成电路(SPIC)是把低压控制逻辑和功率输出集成在同一芯片上,在电路内部实现逻辑控制,自诊断和具有过医、过热、过流以及短路、开路等保护功能。对于功率器件耐压低于100伏的SPIC,通常采用PN结隔离技术,集成双极型的CMOS和DMOS的器件结构,即所谓BCD技术,在工艺上就要实现双极型、CMOS和DMOS的工艺兼容。在这个兼容工艺中,选择外延层电阻率和厚度是个最重要的问题之一。因为对于智能功率集成电路中关键的功率输出DMOS管,保证足够高的源漏击穿电压BV_(DS)和尽可能低的导通阻抗R_(OD)是     

高压集成技术

高压集成电路和智能功率集成电路是电力集成电路(power IC)的重要分支。高压集成电路是将高压器件和低压控制电路集成在同一芯片上的集成电路。高压集成电路的出现,大大简化了功率电路,使其重量、价格、体积大大减小,它可以应用到宇航、工业和日用消费品,如电信、信号处理、遥控、显示驱动、手提式计算机、空调以及汽车等领域。高压集成电路的研究与发展,归功于高压器件、高压集成电路工艺以及设计技术的发展。最近几年,高压集成技术发展迅速。本文主要介绍高压集成电路目前所采用的各种器件结构、隔离技术以及工艺和设计技术。     

使用介质隔离衬底制作的模拟/数字兼容的350伏功率IC

使用介质隔离工艺研究出了模拟—数字兼容的350伏功率集成电路。使用纵向npn晶体管和新型的横向pnp晶体管获得了很好的互补电特性。同时,由于使用去除了晶体缺陷的特殊介质隔离片,因而降低了晶体管的噪声。此外,采用一种对称布局设计方法,获得了高精度的电阻。这种工艺技术已应用来开发通讯用的高压功率集成电路     

基于耦合式电平位移结构的高压集成电路

设计并实现一种耦合式C型(coupled)高压电平位移结构,避免常用S型结构中LDMOS漏极高压互连线(HVI)跨过器件源侧及高压结终端时的两处高场区,以直接耦合式实现了高压电平位移和高低压隔离,且减小了芯片面积.借助Pwell,Nepi,P-sub所形成的JFET效应增加C型结构中隔离电阻;引入金属场板MFP,防止LD-MOS的栅、漏与高压结终端多晶场板短接.利用作者开发的高压SPSM CD工艺,成功研制出基于C型电平位移结构的1000V三相功率MOS栅驱动集成电路.结果表明,C型电平位移结构的最高耐压为1040V,较常用S型结构提高了62.5%,所研制的1000V电路可满足AC220V,AC380V高压领域的需要.     

基于耦合式电平位移结构的高压集成电路

设计并实现一种耦合式C型(coupled)高压电平位移结构,避免常用S型结构中LDMOS漏极高压互连线(HVI)跨过器件源侧及高压结终端时的两处高场区,以直接耦合式实现了高压电平位移和高低压隔离,且减小了芯片面积.借助Pwell,Nepi,P-sub所形成的JFET效应增加C型结构中隔离电阻;引入金属场板MFP,防止LD-MOS的栅、漏与高压结终端多晶场板短接.利用作者开发的高压SPSM CD工艺,成功研制出基于C型电平位移结构的1000V三相功率MOS栅驱动集成电路.结果表明,C型电平位移结构的最高耐压为1040V,较常用S型结构提高了62.5%,所研制的1000V电路可满足AC220V,AC380V高压领域的需要.     

高压功率集成电路

本文首先简要介绍高压功率集成电路的发展状况和应用领域,然后重点介绍高压功率集成电路的有关器件和隔离技术,并给出典型工艺。     

一种功率芯片结温检测电路的设计

利用半导体PN结压降的固有温度特性,设计了一种可实现功率芯片结温检测控制的电路.在线路参数理论推导的基础上,给出了各元件的选取方法,以及检测元件与被测元件间的工艺实现方案.该电路可用于混合集成电路中功率芯片的结温检测,可产生过温保护电路所需要的触发信号,具有成本低、参数调整方便、检测点数扩展简单等特点.     

一种适合SOI全介质隔离电路的平坦化技术

介绍了一种适合制作SOI全介质隔离电路的平坦化技术。该技术采用外延多晶硅回填隔离槽，并结合化学机械抛光，使SOI全介质隔离完成后形成的表面能达到单晶硅抛光材料的水平。该工艺适合制作某些具有特殊要求的集成电路、MEMS器件构件以及将电路和MEMS构件集成在同一硅片上的一体化加工。     

横向超结器件衬底辅助耗尽效应的研究与展望

横向超结双扩散MOS (SJ-LDMOS)的性能优越,在高压集成电路和功率集成电路中具有广阔的应用前景,而衬底辅助耗尽效应是制约横向超结功率器件性能的重要因素之一.分析了SJ-LDMOS衬底辅助耗尽效应的产生机理,总结了当前国内外消除SJ-LDMOS衬底辅助耗尽效应的技术,比较了各种技术的比导通电阻与击穿电压的关系.最后,从设计技术、工艺及理论模型三个方面,对横向超结器件的发展方向进行了展望.     

多孔性硅氧化隔离的研究

一、前言 随着双极大规模集成电路的迅速发展,隔离技术更加显示出它的重要性。普通的隔离方法,隔离区面积约占整个芯片的1/2以上,限制了集成度的提高。而PN结隔离,隔离面积大,寄生电容大,直接影响IC向大规模高速度方向的发展。怎样改善隔离性能,降低寄生参量,提高集成度,成为人们迫切需要解决的问题。     

基于自隔离技术的可集成SOI高压功率器件新结构

SOI功率器件的高耐压和高、低压间良好的隔离效果是SOI高压功率集成电路（SOI HVIC）的两项关键技术。本文提出在埋氧层（buried oxide layer,BOX）上表面处埋N岛 (buried n-islands,BNI) 的SOI LDMOS高压功率器件新结构,该结构采用自隔离技术使SOI HPIC中高压功率器件与低压控制电路单元之间达到理想的隔离效果。此外,N岛中的施主离子和位于耗尽N岛间的空穴使BOX层的电场强度从32V/μm增加到113V/μm,同时对漂移区表面电场分布进行调制,最终使器件击穿电压（BV）显著提高。实验测得一个BNI SOI LDMOS样品的耐压为673V,并在SOI HVPIC中表现出良好的隔离特性。     

基于BCD工艺的局部电荷补偿超结LDMOS

针对功率集成电路中的高压器件应用,提出一种局部电荷补偿超结横向双扩散金属氧化物半导体(LDMOS)器件结构。利用常规LDMOS工艺,通过调整n阱的版图尺寸,在漏区形成局部的电荷补偿,可以缓解横向超结器件中存在的衬底辅助耗尽效应,促进超结的电荷平衡。n型电荷补偿区与p型衬底在超结下方形成pn结,可以同时优化横向和纵向电场分布,提高超结器件的耐压。此器件结构可以通过BCD工艺实现,适用于功率集成电路。三维器件仿真结果表明,新结构的器件耐压达到490 V,较常规的电荷补偿超结器件提高了53%。     

同质外延硅汽相淀积法的改进

硅外延淀积工艺的重点在于生长突变结和改善外延层的径向厚度和电阻率均匀性。外延层的载流子迁移率和寿命取决于晶体完整性。衬底表面及其晶向对外延淀积有影响。讨论了有利于得到无缺陷的外延硅,有利于集成电路制备,诸如结隔离和介质隔离的方法。最后给出了有关汽相淀积同质外延硅的参考文献。     

在SOI基上设计实现D/A驱动的高压LDMOS开关电路

设计实现SOI基上带有D/A驱动的高压LDMOS功率开关电路,利用D/A变换的灵活性,运用数字电路与高压模拟电路混合设计方法,实现数字控制的耐压为300V的LDMOS功率开关电路.该功率集成电路芯片的实现,为SOI高压功率开关电路提供了一种更为方便快速的数字控制设计方法,同时也为功率系统集成电路提供了一种有效的实验验证,从而证实了功率系统集成的探索在理论上以及工程上具有一定的可行性.     

硅片直接键合技术及应用

本文介绍了硅片键合技术和键合界面性能及其在高压功率器件、介质隔离器件等方面的应用。     

超薄顶硅层SOI基新颖阳极快速LIGBT北大核心CSCD

提出一种利用浅槽隔离(STI)技术的超薄顶硅层绝缘体上硅(SOI)基新颖阳极快速横向绝缘栅双极型晶体管(LIGBT),简称STI-SOI-LIGBT。该新结构器件整体构建在顶硅层厚度为1μm、介质层厚度为2μm的SOI材料上,其阳极采用STI和p+埋层结构设计。新器件STI-SOI-LIGBT的制造方法可以采用半导体工艺生产线常用的带有浅槽隔离工艺的功率集成电路加工技术,关键工艺的具体实现步骤也进行了讨论。器件+电路联合仿真实验说明:新器件STISOI-LIGBT完全消除了正向导通过程中的负微分电阻现象,与常规结构LIGBT相比,正向压降略微增加6%,而关断损耗大幅降低86%。此外,对关键参数的仿真结果说明新器件还具有工艺容差大的设计优点。新器件STI-SOI-LIGBT非常适用于SOI基高压功率集成电路。