共查询到20条相似文献,搜索用时 78 毫秒
1.
CPLD的DSP多SPI端口通信设计 总被引:2,自引:0,他引:2
多SPI端口通信是一种小型的高速同步通信网络。这种网络结构简单、成本较低,广泛应用于控制器与控制器、控制器与外围芯片之间的通信;但由于时序复杂,高频脉冲传输数据容易出错。本文在对SPI端口信号时序分析的基础上,给出该网络基于CPLD的具体实现方法。经实验验证,效果良好。 相似文献
2.
设计了一组基CPLDPLC背板总线协议接口芯片.协议芯片可以区分PLC的背板总线的周期性数据和非周期性数据。详细介绍了通过Verilog HDL语言设计状态机、协议帧控制器、FIFo控制器的过程.25MHzT背板总线工作稳定的试验结果验证了协议芯片设计的可行性。 相似文献
3.
李明峰 《单片机与嵌入式系统应用》2002,(7):381-383
根据PC机作为上位机和下位机的CPLD串行通信的特点,简介上位机VB程序的编写;详述在EDA软件MAXPLUSII的环境下,利用AHDL语言,编写下位机程序.此设计具有波特率高、传输准确等优点,并下载到芯片通过硬件试验验证. 相似文献
4.
基于复杂可编程逻辑器件CPLD,开发出以XM4A3-32/32-7V核心的脉动真空灭菌器控制系统,给出了系统的实现原理、硬件组成及相应的软件设计.该系统功能齐全,控制可靠,实现了灭菌器工作过程自动化,提高了控制精度,具有广阔的应用前景. 相似文献
5.
李明峰 《单片机与嵌入式系统应用》2002,(8):19-21
根据PC机作为上位机和下位机的CPLD串行通信的特点,简介上位机VB程序的编写;详述在EDA软件MAXPLUSII的环境下,利用AHDL语言,编写下位机程序。此设计具有波特率高、传输准确等优点,并下载到芯片通过硬件试验验证。 相似文献
6.
本文介绍了利用同步时序逻辑的思想进行逻辑设计,以提高CPLD逻辑资源的利用率,消除异步逻辑所产生的逻辑险象,并给出了一个状态机设计实例 相似文献
7.
为了在单个电路上实现线阵CCD多种频率的驱动,对μPD3575D线阵CCD的结构原理及驱动时序等主要特性进行了分析,通过选择开关控制μPD3575D的驱动频率,以复杂可编程逻辑器件(CPLD)为核心对μPD3575D的驱动电路进行了设计并给出了CPLD内部逻辑结构,仿真与实验结果表明该电路能提供多种驱动时序,硬件电路简单,实用性强,为实现多种线阵CCD驱动电路的集成提供了理论依据. 相似文献
8.
给出一种 TMS320C30/PLD系统与 PC 104通过标准并行接口进行双向通信时扩展并口的方法,给出了硬件实现电路的框图,分析了通信过程中握手信号的时序关系,并列出了通信测试程序的流程图。 相似文献
9.
本文介绍了一种采用高频精密函数发生器MAX038和CPLD组成的正弦波信号发生器的设计方案,给出了该系统的硬件原理图和软件逻辑方框图。该系统可以拓展运用到多种场合,具有较强的实用价值。 相似文献
10.
CPLD可编程技术具有功能集成度高、设计灵活、开发周期短、成本低等特点。介绍基于ATMEL公司的CPLD芯片ATF1508AS设计的串并转换和高速USB及其在高速高精度数据采集系统中的应用。 相似文献
11.
以微机并口通讯技术及 CPLD技术为背景 ,论述了一种采用复杂可编程逻辑器件 CPL D并通过微机并行口 EPP工作模式实现的新型高速模数转换接口电路 相似文献
12.
从介绍典型的双向并行接口入手,给出基于CPLD的全双工并口的设计实例,并讨论了通信过程中握手信号的变化,通过对调试过程中遇到问题的分析,给出改进后的设计,提出了一个切实可行的高效的全双工并口的设计方案。 相似文献
13.
基于CPLD的计算机并口EPP模式通讯实现 总被引:1,自引:0,他引:1
本文对计算机并口EPP工作模式进行了介绍,并且提出了针对EPP模式的WDM驱动程序设计方案,以及基于CPLD的EPP模式接口电路的设计实例。该方法已被成功运用到某款单片机仿真器产品中,具有较高的工程价值。 相似文献
14.
15.
16.
17.
18.
19.
由于CCD(Charge Coupled Devices)芯片价格昂贵而且极易损坏,本文提出了一种利用CPLD和D/A转换器构成的信号发生器的原理方案和实现方法.通过对CPLD器件isp1032e和D/A转换器件DAC2900的配置,频率为11MHz的模拟CCD信号,同时通过改进PCB设计和滤波电路,提高了输出信号的精度,降低了噪声.本设计具有可编程、宽频、高精度和低硬件复杂度等特点. 相似文献
20.
基于CPLD的FIR数字滤波器的设计与仿真 总被引:1,自引:0,他引:1
使用查找表作为滤波器的硬件实现算法,采用硬件描述语言(VHDL)和层次化、模块化的设计方法,对整个数字滤波器进行多层次功能模块的划分,完成了各个层次模块的设计,并将所有模块进行组合,设计了并行和串行有限长脉冲响应(FIR)数字滤波器.使用MAX PLUS Ⅱ软件进行各层次功能模块的设计输入、设计处理和校验,用波形编辑器绘制了仿真的时序波形图.将事先编写好的VHDL程序编译后,下载到目标器件上.整个设计过程在计算机上调试,灵活方便,设计周期很短. 相似文献