高速CMOS电路简介(二)——54/74HC高速CMOS与其他类型集成电路的接口

<正> 在许多场合,54/74HC高速CMOS电路需要与其他类型逻辑集成电路或控制电路接口.HCMOS可以方便地与54/74LS、CD4000标准CMOS和10,000ECL等各种逻辑电路接口.逻辑接口可以分为两个主要的类型:采用同一电源电压的接口和采用不同电源电压的接口.后一种情况,通常需要一些电平转移电路,但有许多实用的电路可以使这一步骤大大简化.在一般情况下,上述两种接口类型只需要很少的外部线路或者不需要外部线路.一、54/74HC与TTL的接口高速CMOS电路的工作电源电压为2～6伏,因而可以在同一个5伏电源电压下与TTL电路接口.HCMOS与TTL的连接可以是TTL输出驱动CMOS输入或CMOS输出驱动TTL输入.这两种情况的接口都十分简单.     

计算机系统中不同电平的逻辑接口技术

本文讨论的是TTL和CMOS的3V和5V系统中逻辑器件间接口;双电源运算放大器电路与5V计算机系统的逻辑接口;计算机系统与分立元件驱动电路的逻辑接口;以及各种逻辑接口的基本概念和电路。理解了这些基本概念和电路可以在设计计算机系统时,避免不同电压的逻辑器件接口出现问题,保证所设计电路数据传输的可靠性。     

《巧用D触发器》一文的改进

本刊2000年第8期苏成富先生的“巧用D触发器”一文,经阅读、分析,认为其中“恒温电路”和“水位控制电路”不能正常工作。经按图组装试验同样证明上述电路不能正常工作。 1.D触发器用途极广,除可以组成双稳态电路、单稳态电路、无稳态电路外,还可转换成JK触发器,R-S触发器等电路。但是不论组成什么电路,其基本的逻辑功能特性是不变的。反映D触发器的逻     

TTL与非门及其组合电路应用简介

<正> TTL数字集成电路的基本单元是与非门电路。由与非门电路和变形的与非门电路可以组合成不同功能的中小规模集成电路;如D触发器、就是由二个与非门和四个变形的与非门组成。它的逻辑图如图l所示。四线——十线译码器就是由八个反相器(变形与非门)和十个与非门组成。它的逻辑图如图2所示。因此,与非门是构成TTL数字集成电路的各种组合逻辑电路和时序电路的基础。下面就与非门电     

电流导引技术缩简1024位双极性随机存储器

导引电流通过译码器矩阵简化了电路,并且消除了由于电压型TTL 器件所要求的许多电阻,从而单一的电路可以实现完整的逻辑功能。     

可重编程逻辑阵列(GAL)的原理及应用

<正> 1.1 数字逻辑的分类在数字系统中,大量使用数字逻辑器件。我们可以把这些器件分为三大类: a.中小规模集成的标准器件,如74和54系列的TTL器件、74CH和CD4000系列的CMOS器件等等; b.大规模和超大规模集成的微处理器,这类器件是靠软件来实现逻辑功能     

低功耗肖特基TTL(LSTTL)简介

<正> 低功耗肖特基TTL电路(简称LSTTL)是在TTL基础上发展起来的一个新的系列,它和TTL电路(Texas的74/54系列TTL)对应产品相比:逻辑功能,逻辑电平,电源电压及管脚排列都相同,但功耗只需1/5,速度却快了一倍。正由于它有如此优良的性能,所以一诞生就显示出强大的生命力,引起了人们高度的重视。目前国际上LS电路已成为双极型数字电路的主流。     

0.6m CMOS集成传感器电路兼容的 RS232串行通信发送接口芯片研究

采用5 V 0.6 μm标准CMOS工艺设计制造了具有RS232串行通信发送接口的传感器接口芯片.该芯片包含电荷泵和发送电路两个功能模块.其中电荷泵对5 V电源进行正/负倍压得到 7.6 V和-6.1 V的正负电平,并作为发送电路的电源,实现CMOS/TTL电平到EIA/TIA RS-232C电平的转换.3 KΩ和1 000 pF负载情况下,在230.4 kbit/s数据速率范围内,实现了TTL/CMOS电平到RS232电平转换的发送功能.将传感器的输出模拟信号经A/D变换后,即可经所设计的发送接口芯片实现传感信号的串行发送.为进一步实现基于标准CMOS工艺的传感器与信号处理电路和串行通信接口功能的兼容集成打下了基础.     

一种适于实现Datapath电路的FPGA逻辑模块

提出一种适于实现数据通路的FPGA逻辑模块。每个模块包括4个基于全加器的逻辑单元。逻辑单元分为组合和时序两部分：组合部分以1位全加器为基础,有两个输出端,这两个输出端在必要时可以合并在一起以实现功能更复杂的单输出函数;时序部分基于可配置的D型触发器。逻辑单元在结构上保证了电路的高速性。工艺映射的实验结果显示,在实现数据通路中的常用电路时,新逻辑单元比基于LUT的FPGA单元平均大约节省75%的MOS管数。     

用555制作光照变音电路及停电、来电报警器

555时基集成电路又称定时器电路,是一种具有定时翻转功能的触发器电路,应用十分广泛。通常只要外接几个阻容元件,就可组成各种精度较高的脉冲振荡器、单稳态触发器、施密特触发器;并作为定时、延时、报警和自动控制等用途。555集成电路的内部结构有双极型和CMOS两种。国产的5G1555和CB555为双极型时基电路;CC7555和CB7555为CMOS单极型时基电路。国外的NE555为双极型;ICM7555为CMOS单极型的。双极型555的工作电压为4.5～16V,输出电流较大(100～200mA)能直接驱动继电器等负     

CMOS、TTL数字电路芯片应用技巧

在数字化时代里,数字电路无处不在,对于数字电路的设计,不但必须保证电路逻辑的正确性,还要保证运行的可靠性,这就应该在电路设计中注意数字电路芯片的应用技巧。CMOS芯片应用技巧CMOS芯片具有功耗低、输入阻抗高、工作电压范围宽、抗噪声能力强、可靠性高等特点,在许多电子设备中占有重要一席。1 同一封装内的同样CMOS集成电路并联使用。CMOS电路和TTL电路相比,有很多优点,但它的驱动能力比TTL要差。为了解决这一问题,可以将同一封装内的同样CMOS集成电路并联使用,这样可以大大提高CMOS芯片的     

0～_-~+180°相位差的测量

<正> 同频率的两个波形之间的相位差通常是采用异或电路将输入信号转换成方波来测得,异或门输出的平均值与相位差戍比例。这个方法可测量0～180℃的相位,但不能指示相位超前或滞后的方向。图1所示的电路就是上述方案的变形,该电路可测量0～±180°的相位。产生的方波信号A和B送至D触发器,当输入1超前输入2时,触发器输出C为逻辑1;当输入1滞后输入2时,输出为逻辑0。在输出运放电路中,D触发器的输出C用来控制晶体管2N2369的导通和关断。当C为逻辑0时,运算放大器输出F为正且与异或电路输出的平均值E成正比;当C为逻辑1时,F为负,     

CMOS接口电路

<正> CMOS IC 因为具有功耗低、单双电源工作、电压范围宽、噪声容限大等优点,因此作为设计系统装置时的逻辑组件使用是很适合的。在一个系统装置中,除CMOS IC 组件外常常还有其他元器件,因此CMOS与这些元器件之间如何进行连接是很重要的。所谓接口电路是指逻辑电平不同的组件或组件与元器件相互连接的电路。本文按三部分作简单介绍:一、与非CMOSIC 组件(NMOS、TTL,ECL)的接口电路;     

用数据采集卡的数字通道控制外部电路

数据采集卡的数字信号通道具有输入输出功能,在做信号采集时输出的控制信号会被重置。外部设备或电路有控制信号存储功能时,可以直接用数字信号通道以并行或串行模式来控制。外部设备或电路没有控制信号存储功能时,需要外部设置控制信号保持电路,以便数据采集卡转而控制其他外设或电路,或转入数据采集模式。J-K触发器或D触发器可以用来保持控制信号,可以方便、有效地控制AD9850信号发生器模块、L298马达控制模块以及用USBee Dx-Pro数据采集卡实现的虚拟示波器外部增益程控电路。     

基于SABL的防御差分功耗分析移位寄存器设计

通过对传统移位寄存器原理和灵敏放大型逻辑(Sense Amplifier Based Logic,SABL)电路的研究,提出一种能够防御差分功耗分析的移位寄存器设计方案。该方案首先采用主从触发的方式,设计基于SABL电路的清零置位D触发器;然后利用该触发器与SABL逻辑门实现多位移位寄存器电路。Spectre仿真验证表明,所设计的移位寄存器逻辑功能正确,在多种PVT组合下NED均低于2.66%、NSD均低于0.63%,具有显著的防御差分功耗分析性能。     

STTL甚高速数字集成电路

<正> STTL是肖特基势垒二极管抗饱和的晶体管耦合逻辑电路,是在标准TTL电路向高速发展而派生出来的一个新型系列。门的典型传输延迟时间为3ns,触发器的翻转频率可达125MHz。它和标准TTL、     

改进型可逆计数电路

<正> 电子测量设备中常常要用到可逆计数电路,特别在一些需要实时加减测量的仪器设备中用得较多。但可逆计数电路的设计好坏又直接影响到这些测量设备的可靠性。为此,我们对二进制可逆计数电路进行了实验研究,经过分析推荐一个实用电路。组成可逆计数电路的器件,一是采用中规模数字集成器件,如TTL的T_(215)等,二是用小规模数字集成器件的JK触发器和门电路。其常用的电路如图1所     

用于低功耗设计和测试的自适应触发器

提出一种触发器结构——自适应触发器，它可以同时降低VLSI电路的工作功耗和扫描测试时的功耗，自适应触发器监视D端和Q端的逻辑电平，当两者的逻辑电平相等时，就会自动把触发器的内部时钟停在逻辑高电平；否则，触发器要跳变时，就会自动地恢复触发器的内部时钟，在触发器的跳变率较低时，自适应触发器能有效地降低触发器的功耗，同DL—DFF和时钟门控相比，自适应触发器具有不需要附加额外电路，并能同时降低电路的工作功耗和扫描测试功耗的优点。     

印制电路板(PCB)的测试

随着计算机和半导体工艺的发展,PCB尺寸的增大,组件块数的增加,尤其组件集成度的提高,LSI和VLSI的出现与普及,使得PCB越来越复杂。例如,一块PCB可能包括两个或多个处理器。有时为了提高处理器的响应速度,提高功能,把比较复杂的微处理器与事先考虑好的集成块(IC)集中在一个单片上。这就对计算机的测试提出了挑战。PCB的正确性与可靠性就更为重要。而PCB的测试速度与质量直接关系到机器的效率和可维修性。用原始的Card-edge测试方法越来越困难。所以,近些年来,PCB的测试技术发展很快。在测试方法上产生了变革,研制出各种类型的测试设备,可以测试电路,模拟电路,还可以测试比较复杂的混合电路,A/DC、D/AC以及CODEC。从集成度上讲,可以测试SSI,MSI,LSI和VLSI,从电路上讲,可以测试ECL,CMOS和TTL等。     

用于硬件模拟平台调试的低资源消耗扫描链插入方法

为提高电路的调试性并降低逻辑资源消耗,提出一种用于硬件模拟平台的扫描链插入方法,利用FPGA中未被完全使用的逻辑资源实现了扫描逻辑.首先在网表中找出所有连接到D触发器输入端的部分使用查找表;然后采用逻辑混合的方法修改查找表内容和引脚连接,将D触发器改为扫描触发器;最后将所有扫描触发器前后相连,构建扫描链.该方法工作在网表级,与现有FPGA开发流程兼容,便于与现有工具集成.对15个不同规模ITC’99基准电路进行实验的结果表明,该方法可平均减小22.9%的逻辑资源消耗.