基于FPGA原型的GPS基带验证系统设计与实现

随着SoC设计复杂度的提高,验证已成为集成电路设计过程中的瓶颈,而FPGA技术的快速发展以及良好的可编程特性使基于FPGA的原型验证越来越多地被用于SoC系统的设计过程。本文讨论了GPS基带的验证方案以及基于FPGA的设计实现,并对验证过程中的问题进行了分析,并提出相应的解决办法。     

SoC芯片FPGA原型的软硬件协同验证

在IC设计中,验证占据着举足轻重的地位.为了达到高效率、高可靠性的验证结果,保证芯片在流片的成功率,引入了FPGA原型验证技术.本文以一款低功耗报警器SoC为对象,首先简单介绍了低功耗报警器SoC芯片的系统架构,然后详细说明了报警器SoC芯片FPGA原型验证的具体实现.利用软硬件协同验证方法,验证了报警器SoC芯片模块的功能以及系统验证.     

基于FPGA组的ASIC验证原型系统和逻辑分割算法的研究与实现

随着ASIC设计规模的增长和问题复杂度的增加，传统的逻辑验证方法已难以满足应用的要求。基于FPGA组的验证方法能有效缩短系统的开发周期，可提供更快、更彻底的验证，更能满足逻辑验证的需要。本文对验证系统的可配置互连结构和ASIC逻辑分割算法进行了研究，提出了相应的实现方法。     

基于Xilinx UltraScale+VU9P FPGA的SoC原型验证系统研究

为应对So C设计规模增大、功能复杂化带来的芯片验证耗时太长的问题,通过讨论SoC系统与FPGA原型核心板资源的架构,按照从ASIC到FPGA的移植原理,设计实现一种基于Xilinx UltraScale+VU9P FPGA的原型验证系统。系统基于Xilinx Vivado工具完成逻辑综合、实现,并完成硬件子系统设计。使用逻辑电平转换器芯片,将FPGA原型的1.8V转换为SoC设计IO为3.3V电平的PAD,实现对3.3V标准电平的兼容。通过实验,在该系统上完成了大规模高性能SoC的软硬件协同验证,结果表明系统实现设计预期功能,有助于加快芯片整体的验证速度。     

一款多核处理器FPGA验证平台的设计与实现

高性能处理器设计日趋复杂,为了缩短验证周期,降低研制风险通常需要在流片之前进行基于现场可编程门阵列(field programmable gate-array, FPGA)原型验证平台的软硬件协同验证.随着处理器多核化的发展,FPGA原型验证平台的实现变得越来越具有挑战性.介绍了一款高性能多核微处理器FPGA验证平台的设计与实现方法,详细阐述了该FPGA验证平台采用的母板/子板总体架构、分片策略、时分复用实现技术及I/O接口实现方法.该平台具有良好的可扩展性,能够方便灵活地实现目标芯片在各种规模和配置下的FPGA验证,用于在流片前对目标芯片进行功能正确性验证和性能评估.经过该FPGA平台验证的目标芯片,首次流片返回的芯片能成功运行操作系统和各种应用程序,实现了一次流片成功的目标.最后对该FPGA验证平台的应用前景进行了分析总结.     

基于ARINC 659的FPGA原型验证平台的构建与实现

依据ARINC 659协议的芯片设计中复杂功能逻辑的验证需求,提出了一款用于验证ARINC 659芯片逻辑功能的FPGA验证平台,全面论述了ARINC 659验证平台的构建以及ARINC 659芯片FPGA原型验证的全过程.实验结果表明,该验证平台能较为充分,全面地验证ARINC 659芯片的逻辑功能,提高了验证效率,缩短了芯片开发中的验证周期.     

ARINC 659总线接口芯片的FPGA原型验证

ARINC659总线是一种高速高可靠性的航空电子机架内部总线,主要用于机架内部各个在线可更换模块之间的通信。介绍了ARINC659总线的结构和基于该总线结构开发的一种小型化高集成度的总线接口芯片。为了进行该芯片的原型验证,开发了基于ARINC659总线架构的FPGA原型验证平台。描述了FPGA验证逻辑的结构,并举例说明了具体的验证流程和验证结果。实验证明,使用该平台和相应的验证流程,极大地提高了验证效率,为芯片的成功投片提供了可靠的保证。     

基于FPGA的SiP原型验证平台设计

随着嵌入式系统小型化和模拟数字/数字模拟转换器(ADC/DAC)性能需求的日益增长,如何在减小系统体积和功耗的前提下,提高ADC/DAC信号传输的可靠性,增加功能可配置性和信号处理可重构性,成为一大难题.为此,设计了一款基于FPGA的系统级封装(SiP)原型验证平台,该SiP基于ADC+SoC+DAC架构,片上系统(S...     

基于模拟存储器的FPGA原型验证系统

当前ASIC功能验证流程中,FPGA原型验证系统的可调试性一直是制约验证速度的重要障碍。本文提出了一种模拟存储器技术,即将FPGA板上的存储请求映射到PC机上,由PC机上的软件模拟存储器的行为。通过此技术,功能验证工程师可以非常方便地记录和分析测试用例的执行轨迹,以及设置访存事务级的断点等,大大增加了验证板的可调性。同时,模
拟存储系统的设计复杂度和成本也低于由硬件实现的大容量存储系统,有助于降低FPGA原型验证板的设计复杂度。     

基于MCU和FPGA的Profibus DP主站系统设计与实现

当前Profibus主站系统开发主要基于国外的ASIC或嵌入式模块,可选择余地小且易受到限制,本文针对核电厂DCS提出了一种基于MCU和FPGA的Profibus DP主站系统设计方案,采用MCU和自主代码实现Profibus DP协议栈处理器,增加FPGA芯片辅助MCU实现底层高速串行通信.经过国产MCU和国产FPG...     

基于ARM微控制器配置FPGA的实现

介绍了基于ARM内核的ATMEL AT91FR4081微控制器以JTAG的ISP方式配置XILINX XC2S150PQ208 FPGA的实现过程。这是一种灵活和经济的FPGA的配置方法。介绍了ISP和JTAG的原理、系统实现的流程、硬件电路设计、JTAG驱动算法的实现和配置时间的测试结果。     

一种IEEE1394物理层IP的FPGA原型验证方法

符合IEEE1394协议的物理层IP主要完成总线连接检测、连接管理、仲裁、数据收发等功能,是一款集成高速Ser-des的数模混合SoC。由于在Serdes的测试芯片设计完成前无法对1394物理层IP进行全面验证,因此文中在介绍1394 PHY物理层IP各部分功能的基础上,提出了一种以Xilinx的GTP代替1394物理层Serdes,构建FPGA原型验证平台,采用专用硬件逻辑和软件结合的方式,对1394物理层IP进行充分验证的方法。使用该平台可在Serdes设计未完成前对数字逻辑进行验证,大大缩短物理层IP的开发周期;通过软件控制下的测试项生成、测试过程监控、测试结果判断,可显著提高验证效率。     

网络处理器的原型验证技术

介绍一款网络处理器的设计方案,根据该网络处理器体系结构的特点,论述针对数据处理内核的原型验证技术。讨论原型验证平台的结构,在采用多片FPGA进行原型验证时要考虑复位时序、时钟同步等因素,以及原型验证过程。实验结果表明,该原型验证平台有效验证了网络处理器核心部件的设计功能。     

H.264/AVC视频编码核基于FPGA验证的设计与实现

H.264相比以前的标准具有更高的压缩率、图像质量、容错功能及网络适应性,成为当前最流行的一种高性能的视频编解码技术.基于H.264嵌入式的快速发展,对H.264编码器的验证也进入到了白热化的状态.在验证过程中,如何缩短验证时间、提高验证效率和质量从而加快芯片的上市时间也是一项艰巨的任务.文中基于H.264/AVC视频编码技术原理搭建了FPGA验证平台,从编码正确性、图像质量及性能设计了完备的验证用例,对编码核展开全面的FPGA验证.验证结果表明,H.264/AVC视频编码核功能完善,性能优良,为后续芯片提供有力的保证.     

AS5643协议处理FPGA的仿真验证

现代FPGA设计中,仿真验证是证明FPGA设计能正确实现其功能的过程,是保证FPGA设计质量的有效手段之一。文中在分析AS5643协议的基础上,搭建了有效可靠的虚拟验证平台,重点研究了虚拟验证平台的构建方法,并开发相应的功能模型和测试用例。通过把这些功能模型挂接在FPGA的外部接口上,将初始化信息写入到相应的寄存器和配置DPRAM中,达到模拟FPGA的工作过程来进行各项测试工作。该验证平台适用于AS5643协议处理专用FPGA,验证方法提高了验证效率,缩短了整个设计验证周期。     

FPGA的验证平台及有效的SoC验证方法

设计了一种基于FPGA的验证平台及有效的SoC验证方法,介绍了此FPGA验证软硬件平台及软硬件协同验证架构,讨论和分析了利用FPGA软硬件协同系统验证SoC系统的过程和方法.利用此软硬件协同验证技术方法,验证了SoC系统、DSP指令、硬件IP等.实验证明,此FPGA验证平台能够验证SoC设计,提高了设计效率.     

基于FPGA的智能卡验证平台设计

随着集成电路设计技术的发展和芯片集成度的提高,验证已经成为芯片设计流程中的主要瓶颈。本文设计了一个基于FPGA的智能卡验证平台,并对验证方法做了详细阐述。本文对于双界面智能卡芯片验证的成功实践,不仅是对FPGA验证理论的证实,而且验证的思路和方法对其他芯片有一定的指导意义。