RISC-Ⅴ指令集及其微控制处理器的开发应用

RISC-Ⅴ指令集架构,通用、开放、免费,其形成的芯片或FPGA_SoC平台既具有Intel、Arm等常用微控制处理器的优势,又可以灵活应用、自主发展、打破技术垄断、促进高速无障碍发展.了解熟悉常用RISC-Ⅴ_ISA芯片或FPGA_SoC平台,合理选择运用,恰到好处地进行嵌入式硬软件应用系统开发,是降低科技研发门槛、...     

基于MIPS指令集的超标量和超长指令字混合架构处理器设计

针对嵌入式和移动设备对处理器高性能低功耗日趋强烈的要求,提出一种基于MIPS指令集的顺序超标量和超长指令字混合架构处理器设计方案,便于以同构多核架构代替目前业界普遍采用的CPU与DSP异构结构,降低功耗面积,同时以VLIW模式获得较好的DSP性能。在PD（Processor Designer）平台下以LISA语言建立处理器的周期精度软件模拟器,通用性能和DSP性能分别由dhrystone、coremark基准测试程序及EEMBC的telecom测试程序进行验证。测试结果表明该设计以较低的硬件开销通过混合架构获得较高的数字信号处理性能,在高性能低功耗的处理器应用场景中拥有良好的适用性。     

基于AHB总线的RISC-V微处理器设计与实现

在嵌入式应用中,为了满足小面积低功耗的设计需求,设计了一种支持RISC-V指令集架构的微处理器,系统采用2级流水结构,实现了RV32IMAC指令集。处理器采用AHB总线作为片上互连总线,可方便调用外部IP核进行功能拓展。在VCS环境下验证了该微处理器的逻辑功能,仿真结果表明该微处理器能够正常稳定运行。在面积、功耗和性能等方面与蜂鸟E203处理器以及ARM Cortex-M系列处理器进行了对比,该设计比蜂鸟E203处理器面积小了6%,功耗和性能上与Cortex-M0处理器相当。分析结果表明该处理器较适合在小面积、低功耗的嵌入式应用领域进行开发。     

可配置流处理器核心级指令设计及相关编译技术研究

针对目前微处理器面对通用性、高性能、功耗效率的矛盾,我们提出了可配置流处理器的解决方案。本文重点研究了可配置流处理器中核心级指令设计及相关的编译技术,其核心设计思想是根据应用的计算特征设计流处理器中的核心级指令集,从而降低指令集硬件资源的需求。     

高性能计算中处理器功耗特征的评测与分析

高性能计算系统的系统结构和应用模式与单机系统或商用机群服务器系统都有很大的不同,掌握功耗特征是提高能效的前提。本文将支撑功耗管理的低功耗技术分为动态资源休眠和动态速率调节两类,并就处理器的这两类机制在高性能计算中的应用进行评测,验证了功耗管理在高性能计算中的有效性,量化分析了处理器功耗特征,指出了当前管理方案的不足及改进设想,对进一步能耗优化有重要的指导意义。     

用于IToF传感器的极低功耗RISC-V专用处理器设计

IToF深度探测技术是当前主流的3D感知实现方案之一,该技术的核心部件是IToF传感芯片。随着当今社会数字化与智能化进程的加快,各科技领域对IToF传感芯片的需求日益提高,然而IToF传感芯片产能的提升引起了由芯片运行所带来的功耗问题。针对IToF传感器设计一款基于第五代精简指令集架构（RISC-V）的极低功耗专用处理器IToF-miniRV。IToF-miniRV包含支持RV32I指令集、RV32M指令集和自定义IToF型指令的处理器,以及用于加速深度计算和光幅度运算的IToF硬件加速器。将IToF-miniRV处理器与蜂鸟E203、PULPissimo这两款开源的基于RISC-V的超低功耗处理器分别部署在Xilinx Zynq-7000芯片上,进行FPGA资源使用情况和运行功耗的对比实验,结果表明,相比蜂鸟E203和PULPissimo,IToF-miniRV处理器的FPGA资源使用率分别减少5.2和10.9个百分点,运行功耗分别下降37.6%和89.7%。     

联想ThinkPadE325笔记本电脑 13英寸APU入门级商务笔记本

长久以来谈起低功耗处理器基本上大家都会将其与低性能划上等号，这不仅反映在CPU的处理速度上，更是反映在那可怜的显示性能上。2011年随着两大芯片阵营相继推出新的处理器，融合了GPU的较高性能的低功耗处理器也浮出了水面，本期我们就为大家介绍一款采用了AMD低功耗E-450处理器的13英寸笔记本一ThinkPadE325。     

嵌入式RISC-V乱序执行处理器的研究与设计

为满足嵌入式设备小面积高性能的需求,设计一种基于开源RISC-V指令集的32位可综合乱序处理器.处理器包括分支预测、相关性处理等关键技术,支持RISC-V基本整数运算、乘除法以及压缩指令集.采用具有顺序单发射、乱序执行、乱序写回等特性的三级流水线结构,运用哈佛体系结构及AHB总线协议,可满足并行访问指令与数据的需求.在...     

多核处理器的关键技术及其发展趋势

多核处理器以其高性能、低功耗优势正逐步取代传统的单处理器成为市场的主流.介绍了Hydra、Cell、RAW这3种典型的多核处理器结构,重点讨论了核心结构选择、存储结构设计、片上通信、低功耗、操作系统设计、软件应用开发等7个影响当前多核处理器发展的关键技术,最后得出多核处理器的未来将呈现众核、低功耗和异构结构3种发展趋势.     

扩展指令集处理器的灵魂之歌

“硬件是基础,软件是灵魂”,这句话在处理器的设计中同样适用。一般来说,现有处理器是指令集处理器（ISP,Instruction Set Processor）,处理器的功能几乎完全取决于指令集,所有运行于处理器上的程序都基于指令集进行编码。指令集作为软件与硬件或者应用程序与处理器之间的一种约定,因此起到了非常重要的作用——通过指令集程度能够与计算机相互独立发展;     

基于Huffman算法的DSP处理器指令编码方法*

许多按照高性能思想设计出的DSP 处理器, 其性能却在应用中得不到很好的发挥。深入分析DSP 处理器的指令编码就会发现, 要使其高性能得以发挥就应该在设计指令集时慎重考虑指令的编码方式。要么通过提高指令编码密度的方式提高处理器的并行度; 要么使用更加简单和规则的指令编码以提高处理器编程和编译的效率。在分别讨论、比较了两种方式后, 提出了一种基于Huffman 算法的能够提高编码效率的指令编码方法。     

基于MPC7447A的单板计算机系统设计

高性能.低功耗的单板计算机应用非常广泛,特别是在机栽设备与工业控制中.本文阐述了如何利用Freescale的高性能处理器7447A和Tundra公司的Tsi109主机桥搭建高性能,低功耗的单板计算机系统,详细介绍了基于Vxworks的BSP开发.     

基于Huffman算法的DSP处理器指令编码方法

许多按照高性能思想设计出的DSP处理器,其性能却在应用中得不到很好的发挥。深入分析DSP处理器的指令编码就会发现,要使其高性能得以发挥就应该在设计指令集时慎重考虑指令的编码方式。要么通过提高指令编码密度的方式提高处理器的并行度;要么使用更加简单和规则的指令编码以提高处理器编程和编译的效率。在分别讨论、比较了两种方式后,提出了一种基于Huffman算法的能够提高编码效率的指令编码方法。     

基于PowerPC主机处理器的单板计算机设计开发

PowerPC主机处理器是高性能、低功耗的32位嵌入式处理器。文章设计了基于PowerPC主机处理器的单板计算机,说明了硬件设计中需要注意的事项,并详细介绍了VxWorksBSP的开发方法。     

艾讯新闻

●艾讯科技又一款高性能PICMG主板SBC81870投放市场，支持低功耗Intel Pentium M处理器     

自定义指令集处理器及其工具链设计

针对一种可重构通信基带处理平台提出自定义的处理器指令集,对该指令集进行了编译器的移植和汇编器、连接器的设计,为该平台中的处理器建立了一套开发工具链,并进行了一系列测试.测试结果表明,本文提出的处理器指令集完全能够满足系统要求,建立的工具链能够生成高效的可执行代码.     

研华最新推出12″高性能、低功耗、无风扁平板电脑PPC-L127T

研华最新推出一款强大处理能力、低功耗的无风扇平板电脑PPC-L127T。产品采用了12英口TFT、显示器及Elo5线电阻触摸屏,核心运算平台采用高性能、低功耗的Intel Celeron~M处理器及     

RISC-V特权架构配置的硬件实现影响研究

RISC-V指令集的模块化设计,能够适用于从低功耗设备到高性能处理器等多个领域.RISC-V特权架构涵盖了系统中除非特权指令集以外的所有内容,包括特权指令以及运行操作系统和连接外部设备所需的附加功能.基于特权架构,分为32位和64位两类,涵盖特权等级、异常处理、物理内存保护、基于页面的虚拟内存和性能计数器等模块的32种配置,探索特权架构配置在不同应用场景下对功能和硬件资源开销的影响.在实现方式上,采用参数化配置来选择系统的特权架构.实验结果表明,根据配置的特权架构不同,在采用相同非特权体系结构的情况下,最多会有28.63%的面积和40.83%的功耗差异.     

基于PowerPC主机处理器的计算机模块设计

PowerPC主机处理器MPC7447A是高性能、低功耗的32位嵌入式处理器,文章设计了基于MPC7447A的单板计算机,详细说明了硬件设计中处理器节点设计、控制器设计等要点,并介绍了VxWorks BSP的开发方法。     

一款高可靠嵌入式处理器芯片的设计

基于申威自主指令系统设计开发了一款高可靠性、高性能嵌入式处理器芯片。该处理器采用SoC技术和AMBA总线架构，片上集成自主研发的申威第3代64位高性能处理器核心Core3,以及PCIe2.0、USB2.0等多种标准I/O接口，基于国内成熟工艺开发，片上集成2.5亿晶体管，在-55℃～125℃宽温下的核心工作频率达到800 MHz,双精度浮点峰值性能为3.2 GFlops,全片峰值功耗小于3.2 W。详细介绍了该处理器为了实现高可靠性、低功耗和高性能等设计目标，在芯片结构设计、可靠性设计、低功耗设计和物理实现方面所采取的技术方法和手段，并给出了芯片频率、功耗和成品率等主要技术指标的测试结果。该处理器已在多个信息设备领域得到了应用，并取得了较好的社会效益。