基于虚拟可重构电路的演化硬件

针对演化硬件中高效的染色体编码问题,该文采用虚拟可重构电路(VRC)实现内进化方式的演化硬件。VRC是由可重配置功能块(CFB)组成的阵列,CFB之间通过多路选择开关电路建立信号传输通道。染色体可以对CFB的功能选择和多路选择开关状态直接进行编码,以此减少自身的长度。实例证明了该方法的有效性。     

基于动态可重构FPGA的自演化硬件概述

演化硬件研究如何利用遗传算法进行硬件自动设计,或者设计随外界环境变化而自适应地改变自身结构的硬件,在电子设计自动化、自主移动机器人控制器、无线传感器网络节点等领域都有潜在的应用价值. 自演化硬件是在硬件内部完成遗传操作和适应度计算,利用支持动态部分可重构的FPGA芯片上的微处理器核实现遗传算法,模拟生物群体演化过程搜索可能的电路设计并配置片上的可重构逻辑,找到最优或较优的设计结果,从而实现自适应硬件. 当电路发生故障时,自演化硬件自动搜索新的配置,利用片上冗余资源取代故障区域,从而实现自修复硬件. 介绍了基于动态部分可重构FPGA的自演化硬件的基本思想、体系结构以及研究现状,总结并提出了亟待解决的关键技术,指出高效的电路染色体编码表示与可重构逻辑配置位串之间的映射方式是当前研究的重点之一.     

基于硬件演化的电子电路故障自修复研究综述

阐述了硬件演化的基本原理, 对基于硬件演化的故障自修复国内外现状作了详细的介绍, 对故障自修复中重要的步骤作了说明, 并指出了目前存在的问题和改进的方向。基于硬件演化的故障自修复必将具有广阔的前景和重大的工程应用价值。     

基于FPGA的故障修复演化技术研究

演化硬件的自修复特性能够有效解决电路系统的可修复性故障,但演化硬件存在电路演化速度慢、演化成功率不高的缺陷,如何在修复约束期限内完成电路演化成为关键难点。提出一种基于演化硬件的实时系统容错架构,通过建立故障树实时监测电路故障,利用故障补偿机制维持系统正常运行,并采用演化硬件技术修复电路故障,实现故障的在线实时修复。采用FPGA构建容错系统测试环境,通过随机故障注入对比验证不同演化算法的自修复能力,实验结果表明,在实时性约束下故障电路的修复率达到95%,有效提升了系统的稳定性和可靠性。     

集中式硬件冗余SISD计算机系统及其硬件自动重构

本文首先概述了实时应用中几类主要容错计算技术的使用方法及其效果,提出了一种基于 Flynn 分类法,且考虑指令流和数据流冗余性的广义 Flynn 分类法,该分类法尤其适用于容错计算机的分类。根据这种分类法,文章对其中一种经典类型:冗余单指令流和冗余单数据流系统(简称冗余 SISD 系统)的类型和集中式硬件冗余 SISD 系统的硬件自动重构技术进行了详细的讨论,并对若干设计方案的性能进行了分析比较。本文旨在总结和提高前人所做的工作,以便为进一步开展自动重构技术的研究打下基础,同时也为现场所进行的工程设计提供参考。     

基于演化硬件的容错电路设计与实现

在讨论了电磁仿生和演化硬件内进化运行机制的基础上,引进虚拟可重构电路技术,完成了演化平台的设计和容错电路的实现;在传统CGP模型上改进加入(1+λ)演化策略,采用内进化方式,在注入部分虚拟固定故障的条件下,实现了2位乘法器容错电路的演化生成,多次实验得出的平均演化代数约在11000代左右;从而为研究电路的在线演化和自修复工作提供有效的技术支持,为提高电子系统在复杂电磁环境下的抗扰和防护能力提供了新的途径。     

可重构系统的演化修复机制

利用演化算法实现系统自修复是一种新的容错设计思路,但是演化是一个非常耗时的过程.已有的演化容错系统多属于静态演化,演化过程仅发生在系统设计阶段,系统在运行过程中不具有演化修复的能力.这类演化容错系统虽然可以避免演化耗时,但是只能修复已知错误,无法修复未知错误.针对上述问题,文中提出一种基于动态演化的修复机制,容错系统采用可重构系统和被检测系统的耦合设计方案.当被检测系统出现故障时,可重构系统通过系统演化实现在线自修复.为了减少演化耗时,系统根据错误类型采取不同措施:如果出现已知错误,系统直接在预置配置库中搜索修复配置;如果出现未知错误,则通过动态演化在线生成修复配置,并更新预置配置库.最后,将该容错设计方案用于典型电路的故障模式.实验结果表明,文中提出的演化修复机制提高了系统运行的实时可靠性,预置配置库设计减少了演化耗时.     

水下分散自重构机器人硬件设计

开发了水下自重构机器人(underwater self reconfigurable robot,USR)样机模块．详细介绍了USR样机的舵机系统、浮力调节系统、对接系统和单片机控制系统等设计．通过试验检验了USR运动和自重构的能力．     

自重构机器人机载控制系统硬件设计

本文介绍了自重构机器人机载控制系统的硬件设计,包括单片机的选择、硬件资源分配以及接口电路、信息采集模块、移动控制模块、通信模块等的设计,在设计中,通过采用一些高度集成的控制芯片,优化了系统的结构,提高了系统的性能。     

基于演化算法的电路自动设计方法

在电路设计中引入演化计算，在可编程逻辑器件上通过对基本电路元器件进行演化而自动生成人工不可能设计出的电路结构，称为演化硬件设计。文中介绍了演化硬件实现的物质基础、演化计算在硬件自动设计方法的实现过程以及该方法要解决的问题，并对演化数字电路、模拟电路的设计进行了分析，说明演化算法在电路自动设计中是切实有效的。     

基于演化算法的电路自动设计方法

在电路设计中引入演化计算,在可编程逻辑器件上通过对基本电路元器件进行演化而自动生成人工不可能设计出的电路结构,称为演化硬件设计。文中介绍了演化硬件实现的物质基础、演化计算在硬件自动设计方法的实现过程以及该方法要解决的问题,并对演化数字电路、模拟电路的设计进行了分析,说明演化算法在电路自动设计中是切实有效的。     

FPGA设计中信号量管理的硬件电路设计

在对嵌入式实时操作系统μC/OS-Ⅱ中任务之间通信进行深入研究的基础上,提出了将信号量的管理用基于FP-GA设计的硬件电路来完成,同时保证新的混合式实时操作系统对用户来说是透明的,即保证了混合式实时操作系统的可移植性.经过设计和不断地改进,混合式实时操作系统成功的移植到Altera公司的DE2-70开发板上,并完成了信号量管理的测试.这是一次探索性的设计,是混合式嵌入式实时操作系统设计中非常重要的一部分.     

基于进化算法的硬件演化基础研究

演化硬件研究将进化思想应用于电子系统内部结构的设计和调整,以实现硬件电路的自组织、自适应和自修复,从而提高系统的可靠性.介绍演化硬件的概念、基本原理和实现方法,指出目前研究存在的主要问题,给出进一步研究的设想与建议.     

基于FPGA图像采集系统的硬件电路设计

为实现图像数据的采集与显示,利用Xilinx提供的MIG_example_designIP核,结合Verilog HDL语言,设计了一种以Spartan 6系列现场可编程门阵列(FPGA)为核心的实时图像采集系统硬件电路。由CMOS OV7670图像传感器进行系统图像采集,利用乒乓操作将图像数据写入DDR3 SDRAM中,经过缓存后将图像输送给上位机由VGA进行实时显示。使用ISE Design 14.7对系统的整个过程和各个模块进行设计。基于Modelsim进行仿真测试,证明该系统满足设计要求。该设计灵活性高、可移植性强,且能够进行实时显示,有助于对图像的预处理,尤其是图像分析和目标识别的优化,为进一步开发更复杂的图像算法提供借鉴。     

IEEE1588协议硬件时间戳标记电路设计

IEEE1588协议是一种基于网络多播技术的精密时钟同步协议,为了提高时钟同步的精度,提出了一种在以太网物理层和MAC层之间的介质无关接口(MII/RMII)处检测同步报文的策略和实现精确时间戳标记方案,在此方案基础上设计和实现了基于FP-GA的硬件时间戳标记电路;设计了相关测试平台,对设计电路进行了测试和验证,测试结果表明设计的时间戳标记电路可以在RMII接口处实时地标记同步报文的收发时间戳,设计达到课题要求,应用性能良好。     

基于NVM修复的模拟电路Trimming技术

模拟电路Trimming技术用于改善工艺波动及版图失配带来的影响,提高电路精度,改善电路性能。介绍了Trimming对于芯片电路设计的意义,基于非易失性存储器(NVM)进行Trim-ming的三种方法:直接输出、内建测试与自校准,以及Trimming电路的设计要点。使用NVM修复的Trimming方式可以广泛应用于高精度的模拟电路设计中。     

基于硬件可编程思想的数字电路教学

可编程逻辑器件的出现,使得传统的数字系统设计方法发生了根本的改变,所以数字电路课程的教学也需要进行改革。本文通过实例介绍了可编程的思想在数字电路理论教学、实验教学以及课程设计中的具体应用,并具体分析了将可编程思想引入数字电路课程教学中的优点。     

Evolutionary Computing on Consumer Graphics Hardware

We propose implementing a parallel EA on consumer graphics cards, which we can find in many PCs. This lets more people use our parallel algorithm to solve large-scale, real-world problems such as data mining. Parallel evolutionary algorithms run on consumer-grade graphics hardware achieve better execution times than ordinary evolutionary algorithms and offer greater accessibility than those run on high-performance computers