基于8位CPU核的混合信号SoC验证技术

教模混合系统芯片（SoC）验证技术是SoC设计中的一个难点。文中基于8051核总线构建一个8位SoC设计验证平台,利用NC-SIM的数字仿真环境和Hsim的模拟仿真环境相结合的方式,对整个混合电路进行验证。该验证环境是建立在IP复用规范的基础上,具有很强的可移植性。同时该环境使用的激励文件和IP可以被一起设计复用,因此在仿真精度和仿真速度都能够得到保障的前提下,可以大大减轻电路混合验证的工作量。通过该混合验证环境,成功设计一个8位SoC芯片,功能和性能指标都达到用户要求。     

可配置系统级验证环境加速SoC开发

利用嵌入式硅IP可以缩短SoC设计所需的开发时间，这已成为众所公认的事实。但要从完工后的整个系统角度出发，整合及验证来自多家厂商的元件，需要相当的时间和努力，然而它们却常被忽略。这会对嵌入式软件开发人员造成额外负担，因为他们需要SoC的外围和接口以及处理器的精确模型，才能     

集成ISS的SystemC内核的协同验证环境设计

文章通过对Summit设计公司的Visual Elite ESC中使用的多语言协同验证工具V-CPU的分析,介绍了传统的协同验证方法的构造思想。在此基础上，应用SystemC建模语言作为统一的硬软件建模工具，通过GDB调试工具，设计了集成ISS的SystemC内核的协同验证环境的构造方法。     

基于硬件的嵌入式SoC软硬件协同验证方法

本文介绍了在Riviera—IPT环境中进行基于ARM的SoC设计验证所需的技术背景。主要讨论包括关于嵌入式系统SoC的验证、ARM结构体系的基本描述；最后介绍如何利用Riviera—IPT完成基于ARM嵌入式系统的软硬件系统协同验证环境与流程。     

一种基于ISS的软硬件协同验证环境

讨论了一种面向SOC设计的基于指令级仿真器(ISS)的软硬件协同验证环境。在该环境中,硬件用硬件描述语言来建模,软件用编程语言来编写,使用指令集仿真器和事件驱动逻辑仿真器分别完成对软硬件的仿真,两个仿真过程使用不同的进程并行进行,并通过进程间通信(IPC)实现两个仿真器之间的信息交互。     

SoC设计的模拟/混合信号验证

由于芯片工艺的几何尺寸越来越小、频率越来越高,传统的验证方法已越来越不适用。本文介绍的NanoSim工具采用高速晶体管模拟引擎、与VCS紧密集成以及对Verilog-A的内置支持,提供了高度灵活的混合信号验证的解决方案,适用于任何设计流程。     

基于SoC设计的软硬件协同验证技术研究

软硬件协同验证是SoC设计的核心技术。介绍了基于SoC设计的软硬件协同验证方法学原理及其验证流程。然后分析了SoC开发中采用的3种软硬件协同验证方案,对其各方面性能做出比较并提出应用建议。     

基于SoC设计的软硬件协同验证技术研究

软硬件协同验证是SoC设计的核心技术。其主要目的是验证系统级芯片软硬件接口的功能和时序,验证系统级芯片软硬件设计的正确性,以及在芯片流片回来前开发应用软件。本文介绍了基于SoC设计的软硬件协同验证方法学原理及其验证流程。然后分析了SoC开发中采用的3种软硬件协同验证方案,ISS方案、CVE方案、FPGA／EMULATOR方案,对其验证速度、时间精度、调试性能、准备工作、价格成本、适用范围等各方面性能做出比较并提出应用建议。     

一种基于8 bit CPU核的混合SoC验证平台的设计

提出了一种基于8 bit CPU的混合信号SoC的验证平台.该平台能够完成IP模块验证、软硬件协同验证、混合验证等关键验证流程.该验证平台已经成功地应用在某混合信号SoC的设计上,并在0.35 μm CMOS工艺上进行了实现.该验证平台对其它混合SoC设计具有一定的参考作用.     

一种数模混合32 bit SoC功能验证平台的设计

针对SoC的功能验证需求,提出了一种基于32 bit CPU核的SoC功能验证平台.该平台集成了SoC功能验证流程,包括IP模块验证、软硬件协同验证、模数混合验证、验证程序开发、验证程序调试、验证数据生成、验证Testbench、验证配置环境、结果比较和分析及基于FPGA的硬件验证平台等.该验证平台已经成功应用于某混合信号SoC的设计.该芯片在0.18 μm CMOS工艺上进行了实现,工作频率为80 MHz、功耗为450 mW.该验证平台原理清晰,提高了功能验证的效率和自动程度,并对其它混合SoC设计具有一定的参考作用.     

基于SPARC V8体系的电子记帐终端设备研究

阐述了一款基于SPARC V8体系架构微处理器内核的SoC芯片的设计,该SoC芯片主要的目标应用领域是电子记帐终端设备,芯片内部集成了硬件浮点运算单元和大量的外部设备,以单芯片方案解决了以前实现同样功能的整机系统方案,既节省了应用系统成本,又提高了系统的可靠性。该芯片的设计成功使得“中国芯”家族又增添了一位新成员。     

SoC和FPGA技术未来的发展趋势

文章论述当前深亚微米工艺条件下SoC、FPGA技术发展现状。通过分析各自不同的技术特点,指出在未来几年随着PSoC和CSoC的出现,SoC设计的灵活性大大增加,使得SoC和FPGA 在设计方法和技术上会出现融合及借鉴的态势。SoC和FPGA之间设计思路的趋近,将大大促进集成电路的发展。     

TS流解复用的SoC设计与实现

介绍了TS流解复用的SoC实现方案,FPGA硬件电路采用参数匹配法来实现TS包的过滤和PSI/SI分段的匹配,利用Nios软核处理器实现对参数的配置及PSI/SI表的分析,既满足了实时的要求,又具有较高的灵活性.通过接入实际码流进行测试,可以快速地实现对TS流的解复用.     

基于ARM7TDMI的SoC芯片的FPGA验证平台设计

针对片上系统(SoC)开发周期较长和现场可编程门阵列(FPGA)可重用的特点,设计了基于ARM7TDMI处理器核的SoC的FPGA验证平台,介绍了怎样利用该平台进行软硬件协同设计、IP核验证、底层硬件驱动和实时操作系统设计验证.使用该平台通过软硬件协同设计,能够加快SoC系统的开发.整个系统原理清晰,结构简单,扩展灵活、方便.     

SoC中视频解码模块的测试系统

介绍了一种SoC中视频模块在初调阶段的测试方法,主要的思路是将视频模块的数据从调试接口引出,送入FPGA板中, FPGA将其编码成符合ITU-R BT.656标准的SDI信号,送入外部显示设备.这种测试方法能够很好地排除SoC中其他后端处理模块的干扰,从而获得较好的调试效果.本设计在多个SoC项目中应用,经实际检验表明,系统稳定效果良好.     

IP资产

本文介绍了IP厂商的发展策略.     

基于OMAP软件无线电平台设计与实现

文章根据软件无线电的基本原理,使用OMAP3530处理器和FPGA,设计了一个新型的软件无线电平台,以满足高性能、低功耗和便携性的需求。     

基于FPGA的无线充电接收芯片验证平台的设计

本文以一款基于dw8051的无线充电接收芯片为例,阐述了搭建FPGA原型验证平台的几个步骤,以及设计验证过程中的出现一些问题的分析及解决。     

基于FPGA的SoC原型验证方法研究

在SoC设计的多种验证方法之中,基于FPGA的原型验证是一种较为贴近实际芯片的验证方法,可以大幅降低流片的风险,提高验证的效率和全面性.以一款基于OR1200的TD-LTE基带芯片为例,从原型验证的硬件平台设计、环境搭建以及验证的实现等方面阐述了基于FPGA原型验证的方法,并结合实际经验对原型验证中的一些问题提出了解决思路.     

基于Altera FPGA的软硬件协同仿真

简要介绍了软硬件协同仿真技术,指出了在大规模FPGA开发中软硬件协同仿真的重要性和必要性,给出基于A1tera FPGA的门级软硬件协同仿真实例。