异步集成电路标准单元的设计与实现

设计异步集成电路时,常用的异步标准单元的分类、电路设计方法和电路结构．详细介绍了C单元和异步数据通路的设计与实现,提出了一种异步实现结构的异步加法单元、异步比较单元和异步选择单元电路．利用设计的异步标准单元构成了一个适用于Viterbi解码器的异步ACS(加法器一比较器一选择器),并通过0．6μmCMOS工艺进行投片验证．当芯片工作电压为5V,工作频率为20MHz时的功耗为75．5mW．芯片的平均响应时问为19．18DS,仅为最差响应时间23．37ns的82％．从而验证了异步标准单元的正确性和异步电路在性能方面较同步电路存在的优势．     

一种基于标准逻辑单元的GALS异步封装电路

基于点对点GALS模型,给出了异步封装电路的信号状态转换图(STG),基于Petrify设计了一种基于标准逻辑单元的GALS异步封装电路,包括同步/异步接口电路、具有分频及暂停功能的局部时钟等设计.由于所设计的异步封装电路具有不存在延时器件、没有使用特殊的异步逻辑单元等特点,所以论文基于两个同步计数器实现了GALS点对点模型进行仿真和FPGA验证,结果显示了整个异步封装及其GALS系统性能的正确性.     

异步零协议算术逻辑单元的设计

异步电路在低功耗、低噪声、抗干扰、无时钟偏移、高鲁棒性和模块化设计等方面有较高的性能.设计了一个异步4位8操作码的算术逻辑单元,使用了双轨延时不敏感零协议逻辑结构,同时比较了使用流水线结构和非流水线结构以及相关的面积和速度优势.结果显示平均速度最快的结构比非流水线结构快了1.73倍,而面积需要增加了133%.     

实现R-Port电路的Set-C单元的两种设计

提出了实现r-port电路的set-C单元的两种不同实现方案set-C1与set-C2,给出了r-port电路及set-C1与set-C2的管级电路图,并分析了它们的工作原理.基于0.25 μm标准CMOS无比(ratioless)工艺,给出了r-port电路的仿真图及set-C1与set-C2在上升延迟与平均功耗特性方面的HSPICE对比曲线.仿真结果表明,set-C1、set-C2的最小上升延迟分别为0.154 ns和0.244 ns,比值为1:1.58; set-C1较set-C2节省的最大功耗可达31%.由此得出set-C1较佳的结论.     

异步电路的设计方法及其应用

由于异步电路不仅具有高性能、低功耗、模块性等优势,而且有望解决微系统芯片中存在的模块互联难题,并被越来越多地应用于芯片的设计中,因而近年来引起了人们的高度重视.文章对研究较多的Huffman电路、延时无关电路、速度无关电路以及定时电路等的设计风格及其工具进行了对比分析,并提出了异步电路的发展趋势及其应用领域.     

异步集成电路C标准单元的设计与实现

目前异步集成电路设计所面临的主要问题之一是缺乏基于标准单元的设计流程,几乎所有的异步设计都是基于全定制设计技术.要实现基于标准单元的设计流程,首先要提供异步标准单元.本文提出了一种异步标准单元的设计流程,设计实现了两种兼容已有标准单元库标准的异步集成电路C单元,并对其进行了性能优化.最后给出了两种C标准单元的SPICE模拟分析结果.     

实用电路模块(四)——几种信号处理与转换电路单元

<正> 上几期介绍的实用电路模块系列提供了广阔的测量范围。归纳起来,我们由前面的制作过程得到了三位半的电压量手段,也得到了六位半的测频计周手段,这样一来,我们就可以把许多电的或非电物理量变换为适当的电压信号或是频率信号送给以上电路进行测量。以下就给出几个常用的信号变换与处理单元电路。 测频的前置信号处理电路 很多制作文章在讨论频率计电路时往往只重视计数和闸门的数字单元的讨论,而对频率计中至关重要的衰减、放大和整形的前置电路处理却十分草率,这样做出的频率计测量数字电路的频率尚可,而对模拟小信号或不规则波形,如三角波、尖脉冲、占空比特殊的方波、振铃较大的波形等测量效果极差。确实,要设计并制作出性能良好的这类前置电路比后续的数字单元要难得多,特别在高达百兆赫以上的频率测量中,     

无绳电话机单元电路（三）

无绳电话机单元电路（三）叶苗康十、台机控制电路台机控制电路的功能主要有：１．在守候期间，台机可接收手机的呼叫和话音信号；当振铃检测器检出铃流信号后，接通导频Ｃ振荡器和发射器电源，向外发射呼叫导频信号。２．当接收到与解码器相同的编码信号后，接通勾键开关...     

LCD控制器中异步电路的设计

异步电路的设计能够解决功耗、系统速度、时钟偏移等问题,成为当前VLSI研究的热点.文章提出了4级灰度LCD控制器异步电路的设计方案,通过异步控制以消除无效操作从而降低功耗,经验证平均功耗仅为同步电路的23.7%：异步电路还实现了部分显示和滚屏等功能,加快了系统响应速度.     

异步系统的信号传送研究

异步电路在低功耗、低噪声、抗干扰、无时钟偏移和模块化设计等方面有较高的性能。在SOC芯片设计中,异步设计技术逐渐成为研究的热点。文中比较了同步系统和异步系统信号传递基础,介绍了多个基于异步系统的信号传递模型,讨论了专用于异步电路的数据传送方式。从应用的角度对现有的异步电路信号传递模型的结构、特点、数据信号、应用背景等方面进行了比较研究,最后总结了在实际问题中选择模型的原则。     

脉冲异步时序电路分析与设计中应注意的两个问题

讨论了脉冲异步时序电路分析与设计中的一些问题,指出了状态信号反馈对触发器时钟信号的影响和传输延迟状态转换的影响。     

新型异步树型仲裁器设计

树型仲裁器是异步电路中常用的电路,它的性能和鲁棒性对整个系统有很大的影响.针对以往树型仲裁器在设计和应用方面存在的问题,设计并实现了一种新型异步树型仲裁器,提高了异步树型仲裁器的鲁棒性.该仲裁器采用了插入差分电路和隔断两级逻辑电路的方法,避免了毛刺的出现.通过重新设计C单元,避免了现有树型仲裁器的死锁问题.在CSMC 0.5μmCMOS工艺下,该仲裁器的最短数据传输时间为4.37 ns,电路平均功耗为50.815 nW.     

基于时钟设计的异步时序逻辑电路设计法

基于时钟设计的异步时序逻辑电路设计法，根据电路状态转换规律，立足电路中各位触发器时钟设计，使电路完成所要求的逻辑功能，从而避免了求解电路状态方程，驱动方程。     

基于Balsa-Xilinx FPGA的异步设计流程

针对异步电路设计工具问题,提出了一种基于Balsa和Xilinx FP(iA的全异步设计流程.采用Balsa语言描述异步设计产生网表,导入网表在Xilinx下生成可配置文件,达到板级验证并进行布局布线后仿真分析,在完成异步电路设计的同时采用同步EDA工具验证,以实现异步设计与同步软件的结合,最后通过八位异步全加器设计实例验证该异步设计流程的可行性.     

异步组合电路网表优化的研究

根据异步组合电路的特点，本章在传统的工艺映射算法的分解和覆盖两个步骤之间引进了新的一步-“延时再优化”，采用NAND3-Rotation的方法实现，对分解后网表的平均延时进行优化.在标准测试电路上的测试结果表明引进延时再优化能给异步电路的平均延时带来6～25%的改进。     

一种新型异步数据通路性能分析方法

介绍了一种新型的异步数据通路性能分析方法。这种方法在进行性能分析时基于多延迟模型、SPICE和逻辑仿真 ,可以作为异步数据通路设计和分析的一种有效工具。为了进一步的阐述和验证这种分析方法 ,文中举例分析了 4比特和 8比特异步比较器。     

异步电机矢量控制系统模糊PI控制器设计

采用传统PI控制器的异步电机矢量控制系统响应有延迟,调整过程中有超调。为改善异步电机矢量控制系统的动态性能,文中采用模糊矢量控制策略对三相异步电机进行控制,能够获得较好的动稳态性能。在Matlab/Simulink环境下,对模糊矢量控制策略进行了仿真研究,仿真实验结果表明,该控制策略能够获得快速的动态响应、转速无超调、系统鲁棒性更强的效果。