基于FPGA的数字中频接收机设计与实现

近年来雷达行业提出了软件雷达的概念,数字技术在雷达中的广泛应用已成为一种必然趋势。现代雷达系统对接收机提出了更高的要求,数字接收机技术已成为实现高精度宽带雷达接收系统的一种有效途径。研究了数字接收机的相关理论和技术,介绍了数字下变频,数控振荡器、级联积分梳状滤波器和抽取。给出了一种基于FPGA的数字中频接收机实现方案,进行了分析和仿真,给出了测试结果。     

基于FPGA的雷达数字接收机设计与实现

现代雷达系统对接收机提出了更高的要求,数字接收机技术是实现高精度宽带雷达接收系统的一种有效途径.文中研究了数字接收机的相关理论和技术,介绍了数字下变频,数控振荡器、级联积分梳状滤波器和抽取.给出了一种基于FPGA的数字接收机实现方案,进行了分析和仿真,给出了测试结果.     

一种中频数字接收机中的数字滤波器设计

介绍积分梳状滤波器（Cascaded Integrator-Comb，CIC）和半带滤波器（Half-Balld，HB）在一种基于软件无线电技术的中频数字接收机中的设计与应用，包括数学原理、性能分析及设置等。通过分析和仿真证明，5级CIC和5级HB级联可以达到比较理想的效果。     

基于FPGA的导航抗干扰接收机数字变频的实现

根据卫星信号结构、频率特征设计和实现了导航抗干扰接收系统中,基于软件无线电的上下变频模块。根据系统的A/D 采样频率与转换位数、阻带衰减要求、频率选择性、增益,输入输出频率在Matlab中建模。确定了DDC和DUC的设计方案,并在硬件上实现,重点是NCO和滤波器组设计,包括梳状滤波器、半带滤波器和补偿滤波器。构建完成系统后进行了仿真验证,可满足系统设计要求。     

一种基于FPGA的数字下变频算法设计

数字下变频是射频拉远单元(RRU)中重要组成部分.研究了高倍抽取的数字下变频设计,重点分析了基于级联积分梳状滤波器、级联补偿滤波器、级联根升余弦滤波器的多级抽样频率算法.提出了一种数字下变频的FPGA实现方案,实现了高速、高性能的数字下变频.     

基于Simulink的数字下变频

在数字化接收系统中,数字下变频对接收系统的数字化和软件化起着关键性的作用。文章通过Matlab软件提供的Simulink工具箱对数字下变频系统中的关键技术进行了仿真,重点分析了CIC（级联积分梳状）滤波器、HB（半带）滤波器和FIR（有限冲激响应）滤波器的仿真。通过Simulink的建模仿真,验证了在数字下变频系统中抽...     

基于MATLAB的数字下变频器的设计与仿真应用

文中应用软件无线电思想对数字下变频器中的几个关键技术进行了研究,对下变频各个模块所涉及到的CIC、HB、FIR等关键算法进行了讨论、提炼与总结,应用matlab软件设计了下变频器中的CIC、HB、FIR滤波器等核心模块,并将各模块融为一体从软件实现的角度完成了对系统的搭建和功能仿真。仿真结果表明,系统实现了对中频信号的下变频处理且无失真现象,大大减少了软件无线电系统数字信号处理的运算量和数据的存储量,极大地提高了系统的实时性。     

基于MATLAB的数字下变频器的没汁与仿真应用

文中应用软件无线电思想对数字下变频器中的几个关键技术进行了研究,对下变频各个模块所涉及到的CIC、HB、FIR等关键算法进行了讨论、提炼与总结,应用matlab软件设计了下变频器中的CIC、HB、FIR滤波器等核心模块,并将各模块融为一体从软件实现的角度完成了对系统的搭建和功能仿真.仿真结果表明,系统实现了对中频信号的下变频处理且无失真现象,大大减少了软件无线电系统数宁信号处理的运算量和数据的存储量,极大地提高了系统的实时性.     

中频采样全数字接收机的设计与实现

根据侦察接收机的需要,基于软件无线电理论提出了一种中频采样全数字接收机的设计方案,对其中的带通采样单元、数字下变频单元和解调单元进行了分析。数字下变频采用高效滤波抽取方案,对CIC、HB和FIR滤波器的设计进行了详细介绍。最后在基于FPGA的CPCI接口信号处理平台上进行了实现,完成了多种信号的解调处理,系统具有高度的灵活性和可扩展空间。     

基于FPGA的数字下变频的设计与实现

数字下变频是中频信号处理系统中常用的技术手段,可在保证信号不失真的情况下有效降低采集信号的速率,便于后级处理器执行FFT等信号处理算法。提出一种基于FPGA的数字下变频方法,使用FPGA实现数控振荡器,产生正交的正、余弦样本信号,将采样的数字信号做正交化处理;实现级联积分梳状滤波器,合理抽取采样信号,降低信号频率;最后通过半带滤波器和FIR低通滤波器对整个信道进行整形滤波。充分发挥FPGA硬件并行化处理的优势,实现复杂的信号处理算法的高效执行,测试结果表明该方法可行有效,能够满足实际使用要求。     

中频窄带数字正交接收机的设计与实现

设计了中频窄带数字正交接收机,该正交接收机是基于PCI结构,带有一路AD及一片AD6620数字下变频处理芯片,用PC机可以方便实时地进行控制.实验结果表明该接收机结构简单、易于实现,而且精度高、误差小.     

HSP50216在高频地波雷达数字IF接收机中的应用

全数字化接收机是实现软件无线电技术的重要基础，本文研究基于可编程四通道数字下变频器HSPS0216实现高频地波雷达数字接收机设计的若干关键技术。重点讨论了如何利用HSPS0216实现数字信号的抽取滤波以降低信号速率，并以远程高频地波雷达为例分析了HSPS0216进行抽取滤波的实现效果。实验证明，HSPS0216大大提高了接收系统的灵活性，同时也提高了系统的技术指标。     

基于ADS仿真的雷达数字接收机

在搭建数字接收机之前可以通过利用仿真软件先进设计系统建立算法的顶层模型,以便指导实现接收机的各种功能和指标。根据上述思路,文中设计了16通道数字接收机,集成在160 mm×233.35 mm的印刷电路板上。使用120 MHz时钟对75 MHz中频信号采样,再通过数字下变频器将频率搬移到零频并分为I、Q两个正交的通道。每个通道的瞬时动态范围可以达到75 dB,通过与仿真结果相比较,数字接收机的性能达到预期。     

基于FPGA的IP核水印保护方法

随着FPGA在容量、功能和灵活性等方面的不断提高,越来越多IP核以其为基础进行设计,然而基于FPGA的IP核易被第三方窃取并进行非法扩散。通过将用户身份信息作为水印嵌入FPGA,以达到保护IP核安全,防止非法扩散的目的。     

数字水印技术在软IP核保护中的应用

电路软核因费用较低和使用灵活而得到越来越多的应用,但目前的大部分加密方式不适合软核.介绍了一种适用于软IP核设计开始时采用的数字水印嵌入方法,并以4-2编码器为例说明数字水印嵌入软核的方法,并对水印化后电路的性能和开销进行了分析和实验.     

数字阵列雷达数字下变频器ASIC芯片设计

数字下变频器主要是实现数字中频／射频信号到基带信号的变换,广泛应用于通信和雷达的数字化接收机设计中,多通道可编程DDC由于在小型化以及通道一致性方面的优势,也成为新型全数字阵列雷达数字T／R组件设计中的一个关键技术。文中介绍了具有完全自主知识产权的四通道可编程数字下变频器ASIC芯片的前端设计,包括芯片系统结构设计、各子模块设计（NCO／CIC滤波器／HB滤波器／FIR滤波器）,给出了基于VerilogHDI。语言设计的综合与仿真结果,以及基于SMIC0．18μm库的综合结果。     

数字接收机中频电路的研究

直接数字式频率合成（DDS）技术是一种全数字频率合成技术，其特殊的原理和结构使它具有多种调制能力。本文介绍了DDS在卫星通信数字接收机中频电路中的应用，并给出了其实际的设计方案。