共查询到13条相似文献,搜索用时 78 毫秒
1.
在300~600K温度范围内,利用ISE TCAD模拟软件对全耗尽SOI电路的温度特性进行了模拟分析,得到了较全面的SOI CMOS倒相器静态特性和瞬态特性,并提出了一种改进的AlN-DSOI结构.结果显示,SOI CMOS电路的阈值电压对温度较为敏感,随着温度的升高,输出特性衰退明显.瞬态模拟也表明电路的速度和功耗受外界环境温度的影响较大.改进后的AlN-DSOI结构在有效缓解SOI结构热效应和浮体效应的基础上,显著提高了电路的速度和驱动能力. 相似文献
2.
3.
4.
5.
研究了应变Si沟道引入对薄膜全耗尽SOI MOSHET器件特性的影响,并分析了器件特性改进的物理机理.与传统的SOI MOSFET结构相比,器件的驱动电流和峰值跨导都有明显提高,对n-FET分别为21%和16.3%,对p-FET为14.3%和10%.应变si沟道的引入还降低了器件的阈值电压,这有益于集成电路中供电电压的降低和电路功耗的减小.另外,本文还对新结构中的Ge含量进行了优化分析,认为当Ge含量为30%时,器件有较好的电特性,而且不会增加器件制作的工艺成本. 相似文献
6.
基于薄膜全耗尽SOICMOS工艺,进行了建模分析,在300~600 K温度范围内,利用ISETCAD软件对SOICMOS器件单管高温特性进行了模拟分析,同时利用Verilog软件对激光测距电路进行了整体仿真.通过工艺流片,实现了一种电路级具有完整功能和参数要求的高温工作的激光测距SOICMOS集成电路.通过实际测试表明模拟结果与之相吻合,同时通过对整体电路结果功能和参数在常温和高温下的测试,表明该电路功耗低、速度快,可满足激光测距电路的要求.该电路的研制,对进一步开展高温短沟道SOICMOS集成电路的研究具有一定的指导意义. 相似文献
7.
基于薄膜全耗尽SOICMOS工艺,进行了建模分析,在300~600 K温度范围内,利用ISETCAD软件对SOICMOS器件单管高温特性进行了模拟分析,同时利用Verilog软件对激光测距电路进行了整体仿真.通过工艺流片,实现了一种电路级具有完整功能和参数要求的高温工作的激光测距SOICMOS集成电路.通过实际测试表明模拟结果与之相吻合,同时通过对整体电路结果功能和参数在常温和高温下的测试,表明该电路功耗低、速度快,可满足激光测距电路的要求.该电路的研制,对进一步开展高温短沟道SOICMOS集成电路的研究具有一定的指导意义. 相似文献
8.
对全耗尽 SOI(FD SOI) CMOS器件和电路进行了研究 ,硅膜厚度为 70 nm.器件采用双多晶硅栅结构 ,即NMOS器件采用 P+多晶硅栅 ,PMOS器件采用 N+多晶硅栅 ,在轻沟道掺杂条件下 ,得到器件的阈值电压接近0 .7V.为了减小源漏电阻以及防止在沟道边缘出现空洞 (V oids) ,采用了注 Ge硅化物工艺 ,源漏方块电阻约为5 .2Ω /□ .经过工艺流片 ,获得了性能良好的器件和电路 .其中当工作电压为 5 V时 ,0 .8μm 10 1级环振单级延迟为 45 ps 相似文献
9.
Elevated Source/Drain Engineering by Novel Technology for Fully Depleted SOI CMOS Devices and Circuits 总被引:1,自引:1,他引:0
0.35μm thin-film fully-depleted SOI CMOS devices with elevated source/drain structure are fabricated by a novel technology.Key process technologies are demonstrated.The devices have quasi-ideal subthreshold properties;the subthreshold slope of nMOSFETs is 65mV/decade,while that of pMOSFETs is 69mV/decade.The saturation current of 1.2μm nMOSFETs is increased by 32% with elevated source/drain structure,and that of 1.2μm pMOSFETs is increased by 24%.The per stage propagation delay of 101-stage fully-depleted SOI CMOS ring oscillator is 75ps with 3V supply voltage. 相似文献
10.
采用新的工艺技术,成功研制了具有抬高源漏结构的薄膜全耗尽SOI CMOS器件.详细阐述了其中的关键工艺技术.器件具有接近理想的亚阈值特性,nMOSFETs和pMOSFETs的亚阈值斜率分别为65和69mV/dec.采用抬高源漏结构的1.2μm nMOSFETs的饱和电流提高了32%,pMOSFETs的饱和电流提高了24%.在3V工作电压下101级环形振荡器电路的单级门延迟为75ps. 相似文献
11.
利用0.35μm工艺条件实现了性能优良的小尺寸全耗尽的器件硅绝缘体技术(SOI)互补金属氧化物半导体(FD SOI CMOS)器件,器件制作采用双多晶硅栅工艺、低掺杂浓度源/漏(LDD)结构以及突起的源漏区。这种结构的器件防止漏的击穿,减小短沟道效应(SCE)和漏感应势垒降低效应(DIBL);突起的源漏区增加了源漏区的厚度并减小源漏区的串联电阻,增强了器件的电流驱动能力。设计了101级环形振荡器电路,并对该电路进行测试与分析。根据在3V工作电压下环形振荡器电路的振荡波形图,计算出其单级门延迟时间为45ps,远小于体硅CMOS的单级门延迟时间。 相似文献
12.
13.
对0.25μm TiN栅及抬高源漏的薄膜全耗尽SOI CMOS器件进行了模拟研究。由于TiN栅具有中间禁带功函数,在低的工作电压下,NMOS和PMOS的阈值电压都得到了优化。随硅膜厚度的减小,釆用源漏抬高结构,减小了源漏串联电阻。采用抬高源漏结构的NMOS和PMOS,其饱和电流分别提高了36%和41%。由于采用源漏抬高能进一步降低硅膜厚度,短沟道效应也得到了抑制. 相似文献