DES算法IP核设计

通过分析数据加密标准(DES)的算法结构，给出了一种电路实现模型。基于A1tera公司的FPOA系列器件，给出算法IP核的设计，最后对该IP核进行了分析，给出它的性能参数。     

HDLC协议IP核的设计与实现

文中针对专用ASIC芯片实现HDLC协议针对性强,使用不灵活等特点,提出了使用FPGAIP核来实现HDLC接口的设计方案。HDLCIP核包括3个模块：对外接口模块、接收模块和发送模块。IP核接收到新数据后存入接收FIFO,对外接口模块将接收到的数据通过总线将数据送入数据处理单元;当需要发送数据时数据处理单元通过总线将数据存入发送FIFO,启动发送模块将数据送出。接收和发送模块自动完成数据的”插零”及”删零”操作。仿真结果表明该IP核能够正确的接收和发送数据。该方法已在某雷达天线的同步引导数据的收发通信链路中,成功实现了双向数据通信。     

图像融合IP软核设计与实现

设计并实现了一种针对多聚焦图像融合算法的图像融合IP软核。在ISE环境下实现了图像融合IP软核的Verilog语言描述,之后进行了测试与评估。将融合结果与Matlab处理结果进行对比,验证了文中设计IP软核的准确性。该图像融合IP软核设计方法为其他图像融合算法的IP软核设计建立了基础。     

1553B总线协议IP核设计与实现

介绍了自主知识产权的1553B总线IP核的系统结构、实现方法与容错设计.IP核使用Verilog语言设计,可在10万等效门以上的现场可编程逻辑芯片上实现.其他自行研制的1553B解决方案均建立在嵌入式处理器或DSP基础上,其协议芯片仅完成数据链路层功能.本IP核不但可进行数据链路层操作,而且一经配置即可完成大部分传输层工作,并具备内建自检测能力.在实验系统中可无缝替换Aeroflex/UTMC的UTl553B BCRTM商用芯片.     

LPCC浮点运算IP核的设计与实现

介绍了线性预测倒谱系数(Linear Prediction Cepstrum Coefficient,LPCC)提取算法,给出该算法的一种浮点IP核实现模型,并详细描述了各个子模块的设计方法。以VHDL作为设计语言,在ISE、ModelSim软件下完成综合和仿真,并在Xilinx Spartan-3 FPGA目标板上实现设计。采用关键路径流水线实现、资源共享等技术进行优化。该IP核计算结果精度高,运算时间短,已经成功应用在嵌入式语音识别系统中。     

一种基于SystemVerilog的CORDIC算法IP核实现方案

CORDIC是一种坐标旋转算法,常用来计算向量旋转、三角与反三角函数以及数乘、除法等初等函数值。但是,由于它的形式多样,在FPGA硬件实现时,常规做法是根据不同计算需求设计特定的RTL代码,导致灵活性和可移植性受到了极大限制。因此,根据CORDIC各种运算形式的特点,利用SystemVerilog语言实现了CORDIC算法通用IP核制作,大大提高了代码的灵活性和可移植性,并且在FPGA中得到了仿真验证。     

基于IP核的FPGA FFT算法模块的设计与实现

介绍了一种基于IP核的FFT算法的设计与实现方法。FFT IP核允许设置不同的计算参数与结构,可以方便灵活地实现FFT算法。详细分析了FFT IP核的各个参数的意义。研究结果表明,应用FFT IP核能够设计出符合不同性能要求的高性能的傅里叶变换处理模块,缩短开发周期,节约成本。     

USB设备接口IP核的设计

讨论了用Verilog硬件描述语言来实现USB设备接口IP核的方法，并进行了FPGA的验证。简要介绍USB系统的体系结构，重点描述USB设备接口IP核的结构划分和各模块的设计思想，最后给出FPGA验证方案及其实验结果。结果表明此IP核可作为一个独立的模块嵌入到SoC系统中。     

一种多通道ARINC429总线协议IP核的设计与实现

设计了基于FPGA的ARINC429总线协议IP核.给出了IP核的总体设计及工作原理.在设计时采用功能模块的方法,分别设计数据协议处理模块、缓冲模块、定时模块等部分.充分利用同步时钟方法,提高了可靠性,有效解决了数据间干扰和亚稳态问题.经验证表明IP核的功能符合设计要求.最后经过物理验证,能够正确实现收发功能,且满足特定场合的应用.     

高速USB IP核的设计与开发

嵌入式系统向小型化和低功耗的方向发展要求减小板级设计的面积提高速率.基于以上设计的要求对USB系统进行模块划分并利用Verilog语言设计出高速USB接口IP核.经过仿真验证,该IP核满足USB2.0的传输要求.     

基于FPGA的MD5算法设计与实现

MD5算法在网络安全的诸多方面都得到广泛的应用,在一些特殊场合要求计算具有高处理速度、低资源占用率的特点。文中首先介绍了MD5算法的发展历程和算法原理,然后描述了该算法在FPGA上实现的整体架构,分析了其各模块的功能,最后给出了基于Altera公司Stratix Ⅱ GX系列FPGA的实现结果。通过实验结果可以看出基于FPGA的MD5算法实现具有较高的处理速度和较少的资源占用,并可对设计进行适当修改来实现其它的摘要算法,具有一定的实用价值。     

MD5算法的FPGA实现

文章首先对数字签名算法MD5的流程和应用作了简要介绍,然后详细阐述了用FPGA对MD5算法的硬件设计,给出了FPGA设计的整体结构示意图。     

基于GPU的MD5破解技术研究与实现

统一计算设备架构（CUDA,ComputeUnifiedDeviceArchitecture）是并行计算中重要的研究与应用领域,如何将串行程序重构为并行程序以及如何将并行程序的速度最大化都成为研究的重点。前期搭建了单机单卡和单机多卡的实验环境,并在此平台上重构了一系列的密码算法。为了进一步提高破解平台的破解速度和稳定性,设计并实现了一种基于GPU集群（多机多卡）的暴力破解通用平台,并且在此平台上验证了MD5暴力破解的高速性和鲁棒性,为未来设计密码分析算法和提升算法性能提供了研究基础。     

MD5算法的过程分析及其C#实现

文章对MD5即"Message-Digest Algorithm 5(报文流行的C#对8D5算法进行了具体的实现,给出了一个具体的C#加密实例.虽然MD5因王小云教授在2004国际密码学会议(Crypto'2004)上发表的论文受到了前所未有的冲击,但MD5在一些非关键领域应用还是相当广泛.最后还提出了一些针对MD5现状的解决对策和建议.     

MD5加密算法的研究及应用

针对当前网站建设和系统开发中用户信息等重要数据的安全问题,提出了一种MD5加密算法,可以对用户密码进行加密。MD5加密算法是一种比较常用的单向加密算法,通过对该算法的深入研究,介绍了MD5算法的特性、算法原理及其算法流程,并给出MD5算法在一个具体系统中的实际应用,得出MD5算法是一种非常安全和易用的加密算法。     

超高吞吐量MD5算法的FPGA实现

为了提高MD5算法在FPGA中实现的运算效率,使之达到超高的数据吞吐量,提出了一种新的全流水线架构,用于实现MD5算法。架构中使用了FIFO缓存存储数据,以配合流水线的运算。实验验证其达到了单个MD5运算单元运算吞吐量的理论上限,在相同芯片平台上,超过已发表的MD5运算模块最高吞吐量的77%。     

基于MD5与随机数组合的加密算法在用户身份验证中的应用

用户身份验证是保障信息系统安全的第一道关卡,本文选取了MD5加密算法,在此算法基础上将MD5与随机数相结合对用户信息进行加密,从而增强了用户身份的识别和验证,保障了整个系统数据信息的安全。     

MD5碰撞攻击的多重消息修改技术的研究

通过对王小云等提出的消息修改技术以及Yu Sasaki等提出改进的消息修改技术进行研究,指出他们提出的多重消息修改技术并不总能使一个链接变量同时满足多个充分条件,并给出了确保一个链接变量同时满足多个充分条件的方法.此外还指出了在Liang Jie和Lai Xuejia的新的充分条件集中Yu Sasaki等的改进的多重消息修改技术对其中2个条件不能再实施,并提出了对其中一个新的消息修改技术,给出了对另外3个充分条件的新的多重消息修改技术,并通过实验对上述结果进行了验证且产生了新的MD5碰撞对.     

产生MD5碰撞的新的充分条件集

Wang Xiaoyun等(2005)给出了MD5能产生碰撞的一个充分条件集,并首次成功对MD5进行了碰撞攻击。Yuto Nakano等(2006)指出上述充分条件集中有16个条件是冗余的,并给出了其中14个条件冗余的原因。Liang Jie和Lai Xuejia(2005)指出Wang Xiaoyun等给出的充分条件集并非总能产生碰撞,并增加新的条件使之总能产生碰撞,同时提出了一个新的碰撞攻击算法。本文证明了Yuto Nakano等给出的16个冗余条件中有两个并不冗余,且Liang Jie和Lai Xuejia增加的新条件中有两个是冗余的,指出Liang Jie和Lai Xuejia的碰撞攻击算法在消息修改时忽视了被修改条件之间的制约性,因而未必总能产生碰撞,本文对此进行了修正,给出新的充分条件集,并通过实验验证了该充分条件集总能产生碰撞。     

HMAC􀀁MD5 算􀀂法的硬件实现

信息安全体系中的消息验证是一个非常重要的方面。采用以散列函数为基础的消息验证编码是其中的一种重要方法。现提出了硬件实现一种以MD5算法为基础的消息验证编码（HMAC－MD5）的电路结构。该电路结构通过对MD5核心运算模块的复用，缩小了电路规模，达到了较高的处理速度。用Verilog HDL描述电路结构，并且在FPGA上验证了该结构的正确性。