掩膜版寿命受到雾状缺陷的限制Ⅰ

雾状缺陷(Hazedefect)是残留在掩膜版上的有机物或无机物,它们在曝光时有可能会生长变大。在光刻波长为248nm时,这类缺陷尚不会引起太大的问题,大约只影响到5%的掩膜版。然而到了193nm光刻,受其影响的掩膜版高达20%左右,雾状缺陷已成为光刻业界的一个严重问题。KLA-Tencor掩膜检查部门的高级技术市场经理Kaustuve Bhattacharyya解释说:"由于光刻波长变短,每个光子携带的能量更大,所以发生光化学反应的几率大为增加。"     

雾状缺陷问题是可以解决的

在上期本专栏的《掩膜版寿命受到的雾状缺陷限制》一文中,我们讨论了掩膜版上雾状缺陷的主要类型和曝光波长为193和248nm时的掩膜版寿命。     

用多光子光刻制作65nm聚合物结构

常规光刻方法通过利用电路设计每一层的掩膜版来进行曝光和显影．从而形成图案。佐治亚理工学院（GeorgiaInstitute of Technology）的研究人员正在研究一种多光子光刻技术，不再需要掩膜版就可以制作出65nm的三维聚合物线条结构。     

掩模版雾状缺陷的解决方案

在光刻波长进入到193 nm之后,雾状缺陷(haze defect)越发严重,研究发现环境是雾状缺陷产生的重要原因.目前晶圆厂主要采用改善掩模版工作环境和存储环境两种方式解决雾状缺陷,通过对这两种方案的对比表明,对掩模版的存储环境进行改善,可有效降低掩模版雾状缺陷的发生频率,提高掩模版的使用寿命,并且整体费用较低,是目前比较可行的方案,掩模版的无S化工艺也是未来发展方向.     

Micronlc革新图形技术与客户双赢

光刻胶、掩膜版和光刻机一直以来是构成光刻的三要素．掩膜版的技术水平直接影响着半导体光刻技术的发展．而目前几乎所有平板显示器的制造过程也必须用到光掩膜。Micronic Laser Systems AB正是提供TFT-LCD．半导体和先进电子封装制造中掩膜版生产工具．激光图形发生器的公司。     

Toppan Printing宣布进入32nm掩膜版量产

为了缩短光刻掩膜版循环周期,控制成本,日本掩膜版制造商凸版印刷（Toppan Printing）日前表示,作为业界第一个开发32nm光掩膜制造工艺的制造商,他们于6月开始量产32nm掩膜版,性能已通过了领先向32nm工艺转移的数码相机、移动电话和其他器件的芯片制造商的验证。     

EUV掩膜版清洗--Intel的解决之道

对于极紫外（EUV）光刻技术而言，掩膜版相关的一系列问题是其发展道路上必须跨越的鸿沟．而在这些之中又以如何解决掩膜版表面多层抗反射膜的污染问题最为关键。自然界中普遍存在的碳和氧元素对于EUV光线具有极强的吸收能力，在Texas州Austin召开的表面预处理和清洗会议上，针对EUV掩膜版清洗方面遇到的问题和挑战，     

片内相位测量工具模拟光刻机

采用特殊照明方式的高／超高数值孔径（NA）的193nm光刻机和相位移掩膜版（PSM），使得光刻分辨率的极限达到了32nm节点。不利的因素是掩膜的复杂度正在以指数级递增，而业界又迫切需要通过精确的相位控制以达到必需的高成品率。     

CRT荫罩制造技术及其在平板显示等领域的应用

CRT荫罩制造工艺的基础技术是光刻腐蚀。将应用于制造荫罩的精密光刻精细腐蚀技术引伸应用到平板显示、微电子、微机械等领域，可以制作出高精度OLED金属掩膜版，LCD、PDP光学掩膜版等，使这一非常成熟的工艺焕发出新的活力。     

先进掩膜帮助延长光学光刻的寿命

作为光刻技术的“替罪羊”，光刻掩膜版已成为光成像途径中越来越重要的一部分。随着改善的光学邻近修正（OPC）和其它分辨率增强技术（RET）的发展——包括双重图形技术的前影--掩膜版将会是保持光学光刻在商业上的地位的关键。     

掩膜版线状mura的控制方法

在分析掩膜版出现线状mura主要是由于图形关键尺寸(critical dimension,CD)精度周期性波动的基础上,深入分析了光刻设备的曝光原理以及掩膜版光刻过程,得出导致掩膜版图形CD精度周期波动的因素,主要是扫描带(scanstrip)与扫描带之间重叠区域(overlap)的能量与扫描带内的能量差异所致。基于此,给出了几种可以减弱掩膜版线状mura现象的方法,并深入分析了每种方法适用的情景及限制条件,从而可以根据具体的光刻图形,来选取合适的线状mura控制方法,以期在最大程度上减少掩膜版线状mura的问题。     

Micronic革新图形技术与客户双赢

光刻胶、掩膜版和光刻机一直以来是构成光刻的三要素,掩膜版的技术水平直接影响着半导体光刻技术的发展,而目前几乎所有平板显示器的制造过程也必须用到光掩膜。Micronic Laser Systems AB正是提供TFT-LCD、半导体和先进电子封装制造中掩膜版生产工具-激光图形发生器的公司。     

PECVD淀积Si3N4作为光刻掩膜版的保护膜

采用等离子增强化学汽相淀积(PECVD)方法淀积Si3N4薄膜作为光刻掩膜版的保护膜,可以降低掩膜版受损程度,延长使用寿命.分析了Si3N4膜厚的选取要求,给出了PECVD淀积Si3N4膜的工艺条件.实际制作了带有Si3N4保护的光刻掩膜版,并与不带Si3N4保护的掩膜版的使用情况做了对比.结果表明,带有Si3N4保护的光刻掩膜版的使用寿命可明显延长2倍以上.     

光刻区缺陷管理

浸没式光刻和亚波长光刻技术的引进，光刻变得更为复杂；随着光阻厚度变薄和亚波长透镜的使用．对缺陷进行有效管理的需求逐渐增加。本文侧重于用PCM（Photo Cell Monitoring）缺陷检测方式和显影后宏观和微观缺陷检测方式．对光刻缺陷进行监控，以减少缺陷产生。     

刻蚀在逻辑器件图形化中的角色

由于引进极紫外线（EUV）光刻技术的迟滞，技术专家们开始利用现有光刻工具的替代性方案去完成32及22纳米工艺。例如，一个颇具前景的解决方案是将间距要求严苛的图形拆分到两个掩膜版，这样图形间距可以加倍。     

2013年全球光刻掩膜板市场将达33．5亿美元规模

SEMI最新研究报告显示,2011年全球半导体光刻掩膜板市场达到了31．2亿美元规模,预估2013年这一数字可达33．5亿美元。继2010年达到高峰以后,光刻掩膜板市场2011年再次增长了3％,     

博弈的光刻技术面临的难题

两天的先进光刻技术学术报告后,在Sematech Litho Forum举行的小组讨论会上,与会的专家们针对包括极紫外光刻技术（EUV）、双重成像技术、高折射率浸没式光刻技术、纳米压印技术以及无掩膜版电子束成像技术在内的各种可能的图形解决方案的优、缺点各抒己见．然而，在这些讨论中各种技术部面临着共同的问题，即采用何种商业运作模式以回收巨额的先期研发投入、如何进行利益分配和成本控制以及如何扫除光刻技术前进道路上的障碍。     

限定散射角投影电子束光刻(SCALPEL)可能成为下世纪集成电路新工艺

专家们认为,集成电路中线条宽度1997年为250nm,2003-1006年将减小到100nm,2009-2012年将减小到50nm[1].100nm的线条宽度将是紫外线光刻的极限.在此极限到达之后,需要采用其他全新的工艺.目前正在大力研究的新工艺已经有五种,其中的一种是限定散射角投影电子束光刻(Scattering with angle limitation projection electron-beam lithography,SCALPEL),它已经得到Luceut Technologies等公司的支持,并且在1997年的光刻专业会议上得到好评.电子束直接光刻已经发展了多年,其缺点主要是曝光速度过慢,可以用它制备掩膜,但难以用它进行生产.SCALPEL利用透过掩膜的明场像曝光,可以克服这一缺点.     

www.SIChinamag.com

纳米压印掩膜复制缩减光刻拥有成本随着纳米压印光刻很好地解决了分辨率的问题,关注的焦点转移到了拥有成本(CoO)上。本文重点研究了掩膜成本,包括一种称为"掩膜复制"的方     

DFM，设计限制使双重图形成为可能

Texas Instruments（TI）设计数据集成部主管Mark Mason指出：尽管157纳米乃至126纳米光学波长曾经一度被视为未来的光刻技术解决方案,极紫外线光刻技术（EUV）也被推测可能早于预期崭露头角,但是事与愿违,目前来看,用于生产下几代半导体芯片的光刻技术的曝光波长将止步于193纳米。“这将对掩膜版制造提出更高的要求,”他说,“事实上,纵览整个分辨率增强技术（RET）的发展过程,这一理念始终被贯穿其中。”