一种基于0.5μmCMOS工艺的补偿型电流控制振荡器设计

提出了一种基于比较器的CMOS电流控制振荡器电路,该振荡器采用偏置电流对电容充放电,产生精准锯齿波,比较器及后续电路产生时序方波作为比较器输入,从而产生周期振荡.自偏置电路利用电阻和PNP管相反的温度系数产生PTAT、NTAT两路电流,叠加得到一路与温度无关的基准电流、实现了温度补偿;高摆幅共源共栅电流镜结构具有高PSRR实现了电源电压补偿.本设计采用0.5 μmCMOS工艺,典型情况下,振荡器频率为1.224 MHz,占空比为50%,通过spectre仿真结果表明:该振荡器在3.3 V～5 V的工作电压下、-40～120℃温度范围内都具有较好的工作频率.     

非制冷红外焦平面读出电路用带隙基准电压源

提出了一种高精度、低功耗、小面积的电流型CMOS基准电压源以满足非制冷红外焦平面(IRFPA)读出电路对基准电压源模块的要求。设计中采用两种分别具有正负一阶温度系数的电阻,通过对基准电压源的高阶温度系数进行补偿,获得更好的温度系数TC(Temperature Coefficient)。通过使用共源共栅结构代替传统的运放,节约了传统运放和偏置电路的功耗,并且具有出色的电源电压抑制比PSRR(Power Supply Reject Ratio)。该设计使用标准0.18 m CMOS工艺实现,工作电压3.3 V,-40~120 ℃温度范围内,输出基准电压温度系数约为3.7 ppm/℃,PSRR约为-78 dB@1 kHz,在25 ℃时消耗电流6.3 A,消耗芯片面积仅230 m100 m,所提出的电路是一种低功耗、节约面积的设计。     

全集成片上低温漂振荡电路

设计了一个全集成低温漂振荡电路,该电路通过将片上环形振荡器产生的振荡信号的频率转换为电压,并与片上基准电压源产生的基准电压进行比较,产生振荡器控制电压,实现稳定振荡器工作频率的目的.由于片上基准电压源和频率-电压转换电路具有较小的温度系数,振荡器的工作频率也具有较小的温度系数(140 ppm/℃).该电路无需从片外接收任何基准信号.另外,该设计具有对振荡器工作频率的负反馈调整机制,与单独的振荡器相比,输出信号的频率更加稳定,在0～100 ℃范围内,输出信号频率的变化小于1.35%.     

一种基于电容充放电的低功耗时钟发生器

基于SMIC 0.18μm CMOS工艺,设计了一种基于电容充放电的新型低功耗时钟发生器。为了减小温度变化引起的频率波动,设计了负温度系数偏置电路。采用了传统的占空比调节电路,可调节振荡波形的占空比。仿真结果显示,在3.3 V电源电压下,该振荡器可以稳定输出7.16 MHz频率的信号,相位噪声为-104.4 dBc/Hz,系统功耗为1.411 mW,其中环形振荡器功耗为0.811 mW。在-40℃～110℃温度变化范围内,振荡器的频率变化为7.116～7.191 MHz,容差在1.05%以内。同其他时钟发生器相比,该电路具有结构简单、功耗低,以及在宽温度范围内具有较高的频率稳定性等显著特点,能够满足芯片的工作要求,为芯片提供稳定时钟。     

一种用于电子标签的低功耗高精度时钟电路设计

设计了一种适合射频电子标签的高精度时钟产生电路,在分析影响输出频率稳定性各因素的基础上,针对标签电路低功耗宽工作环境的要求,提出一种全CMOS结构带隙基准做偏置的电流受限型环形振荡器.全MOS自偏置PTAT迁移率和阈值电压互补偿带隙基准源的设计,使时钟电路受电源电压和温度的影响极小.全电路采用TSMC 0.18 μm CMOS工艺实现.HSpice仿真结果表明:电源电压为1.2～2 V,温度从-10～ 70 ℃变化时,带隙基准温度系数和电源电压抑制比分别为12 ppm/℃和59 dB,时钟稳定度在±2.5%以内,电路平均功耗仅为4 μw.     

一种高精度数字可调片上振荡器设计

在传统的电路基础上对电流、电压基准电路进行补偿,设计一种高精度数字可调CMOS片上振荡器电路.利用电阻和PNP管相反的温度系数产生的自偏置基准电流电路PTAT,NTAT两路电流,叠加得到一路与温度无关的基准电流上,实现了温度补偿;利用电阻网络补偿工艺产生高PSRR带隙基准电路电压的频率误差;数字修调寄存器粗调电流用以选择频率,微调电阻用以调节精度.经流片测试表明,该振荡器频率2 MHz,4 MHz可选,2 MHz可调精度达±0.1%;4 MHz可调精度达±0.125%.     

基于0.18μm的无电阻无运放低功耗带隙基准源设计

设计了一种无电阻和运算放大器的带隙基准源来降低带隙基准源电路设计的复杂度。采用自偏置结构来避免设计启动电路和偏置电路,所有的MOS管都工作在亚阈值区域以实现低功耗设计,使得整个电路结构能在1.2 V的低电压下工作,此外采用了由BJT构成的高阶温度补偿电路改善电路的温漂系数。本电路采用SMIC 0.18μm CMOS混合工艺,仿真结果表明,在1.2 V的电源电压下,在-10~110℃之间,基准电压为579 m V,温漂系数仅为8.4×10-6℃-1,功耗仅为742 n W,版图面积仅为5.35×10-9 m2。     

一种具有良好温度稳定性的低功耗CMOS振荡器北大核心CSCD

设计了一款带有频率自动校准功能的低功耗CMOS RC振荡器。频率校准电路采用全数字实现方式,通过自动调整振荡器的电容阵列将输出时钟调谐到理想的精度。振荡器内部采用线性稳压方式降低振荡电路部分的供电电压来降低功耗,同时通过调谐由相反温度系数电阻组成且具有温度系数补偿的电阻阵列达到良好的温度稳定性。测试结果表明,振荡器的时钟精度由校准前的0.902 MHz提高到校准后的1.000 MHz,当温度从-20℃变化到60℃时,时钟精度稳定在0.2%以内。通过对99颗芯片进行频率统计,6σ范围内的时钟精度在0.8%以内。该振荡器采用TSMC 0.35μm CMOS工艺流片,在3.3V供电电压下模拟电路功耗为19.8μW。     

用于UHF RFID标签芯片的时钟源电路设计

设计了一种用于UHF RFID标签芯片的低功耗时钟源电路。该时钟源电路采用弛豫振荡器结构,振荡周期由电阻和电容定义。振荡器工作在电源电压1 V,偏置电流100 nA时,功耗为0.9 μW,工作温度范围为-20 ℃～80 ℃,频率偏离1.92 MHz小于3%,电路设计符合UHF RFID标签系统要求。     

用于功率放大器的随温度可调负压偏置电路

设计了一种应用于GaN功率放大器栅极调制的随温度可调负压偏置电路。电路由电压基准模块、温度传感器模块、比较器阵列以及误差放大器及其对应的功率管与反馈电阻等组成,通过基准电压与温度传感器输出电压的比较,输出数字控制信号到反馈电阻中的可变电阻模块,改变可变电阻阻值进而改变电路输出电压,实现芯片电压随温度可调。电路结构简单、易于实现、应用方便,同时电路中引入了修调电阻结构,极大提高了基准输出精度。电路芯片面积为1.10 mm×0.64 mm,采用0.5μm CMOS工艺进行了流片并完成了后期测试验证。结果表明,芯片可实现输出电压的随温度可调,有效解决了GaN功率放大器在相同的栅极偏置电压下输出功率随温度升高而减小的问题。     

一种带有升压电路的0.5V 3GHz低功耗LC VCO设计

采用标准的0.13μm CMOS工艺实现了0.5V电源电压,3GHz LC压控振荡器。为了适应低电压工作,并实现低相位噪声,该压控振荡器采用了NMOS差分对的电压偏置振荡器结构,去除尾电流,以尾电感代替,采用感性压控端,增加升压电路结构使变容管的一端升压,这样控制电压变化范围得到扩展。测试结果显示,当电源电压为0.5V,振荡频率为3.126GHz时,在相位噪声为-113.83dBc/Hz@1MHz,调谐范围为12%,核心电路功耗仅1.765mW,该振荡器的归一化品质因数可达-186.2dB,芯片面积为0.96mm×0.9mm。     

A Very Low Power Consumption, Low Noise Analog Readout Chip for Capacitive Detectors with a Power Supply of 3.3 V

An analog frontend block of a VLSI readout chip, dedicated to high spatial resolution X or beta ray imaging, using capacitive silicon detectors, is described. In the present prototype, an ENC noise of 343 electrons at 0 pF with a noise slope of 28 electrons/pF has been obtained for a peaking time of 10 s, a 37 mV/fC conversion gain, a 3.5 V power supply and a 150 W/channel power consumption.     

低压、低功耗SOI电路的进展

最近 IBM公司在利用 SOI(Silicon- on- insulator)技术制作计算机中央处理器 (CPU)方面取得了突破性的进展 ,该消息轰动了全世界。SOI电路最突出的优点是能够实现低驱动电压、低功耗。文中介绍了市场对低压、低功耗电路的需求 ,分析了 SOI低压、低功耗电路的工作原理 ,综述了当前国际上 SOI低压、低功耗电路的发展现状。     

1.8V电源电压81dB动态范围的低过采样率ΣΔ调制器

采用222级联全差分结构和低电压、高线性度的电路设计实现了高动态范围、低过采样率的ΣΔ调制器.在1.8V工作电压,4MHz采样频率以及80kHz输入信号的条件下,该调制器能够达到81dB的动态范围,功耗仅为5mW.结果表明此结构及电路设计可以用于在低电压工作环境的高精度模数转换中.     

浅谈低音扬声器（音箱）配置、选型中若干问题

以目前音响扩声系统设计中低音扬声器（音箱）的配置与选型为实例,分析探讨其中的得失。希望能够在扩声系统设计中少走弯路,减少不必要的损失和浪费,力争构建比较完美的系统,形成最佳性价比设备的系统组合．为广大用户提供一个更加符合实际应用需要的扩声系统。     

一种低压低功耗有源电感

提出了一种低压低功耗有源电感(LVLPAI)。它由新型正跨导器、负跨导器以及电平转换模块构成。其中,电平转换模块与新型正跨导器的输入端和负跨导器的输出端连接,同时,新型正跨导器采用了PMOS晶体管,并将栅极和衬底短接,最终使得有源电感可在低压下工作,且在不同频率下具有低的功耗。基于0.18 μm RF CMOS工艺进行性能验证,并与传统AI进行对比。结果表明,LVLPAI和传统AI比较,在1.5 GHz、2.7 GHz、4.4 GHz这三个频率处分别取得三个电感值3 326 nH、1 403 nH、782 nH的条件下,前者和后者的工作电压分别为0.8 V、1 V、1.2 V和1.5 V、1.6 V和1.7 V,分别下降了46.7%、37.5%、29.4%;功耗分别为0.08 mW、0.25 mW、0.53 mW和0.14 mW、0.31 mW、0.62 mW,分别下降了42.9%、19.4%、14.5%。     

低电压低功耗CMOS 5Gb/s串行收发器

设计并实现了一种使用0.13μm CMOS 工艺制造的低电压低功耗串行收发器.它的核心电路工作电压为1V,工作频率范围为2.5~5GHz.发送器包括一个20:1的串行器和一个发送驱动器,其中发送驱动器采用了预加重技术来抵消传输信道对信号的衰减,降低信号的码间串扰.接收器包括一个输入信号预放大器,两个1:20的解串器以及时钟恢复电路.在输入信号预放大器中设计了一个简单新颖的电路,利用前馈均衡来进一步消除信号的码间串扰,提高接收器的灵敏度.测试表明,收发器功耗为127mW/通道.发送器输出信号均方根抖动为4ps.接收器在输入信号眼图闭合0.5UI,信号差分峰-峰值150mV条件下误码率小于10-12.     

一款用于驱动耳机的低噪声低功耗音频功率放大器的设计

报道了一款低噪声、低功耗、增益可调的音频功率放大器的设计.该功率放大器在电源电压为5V,输入信号频率为1kHz,驱动负载为16Ω,输出功率为120mW时的总谐波失真仅为0.1%.此音频功率放大器的增益允许以每台阶为1.5dB在 12～-34.5dB之间变化,共32个台阶,内部的放大器电路是该用于驱动耳机的音频功率放大器的核心.介绍了功率放大器的电路结构、放大器的主要模块、最终版图和测试结果,最后此电路在上华0.6μm双层多晶硅、双层金属的CMOS工艺上实现.     

A Low-Power Class-AB Negative-Feedback Output Amplifier for a 1 V LW Receiver

The design and the measurement results are presented of a low-voltage (1 V) class-AB negative-feedback output amplifier. The amplifier is designed for use in a single-chip LW receiver, which can be put completely in the ear, supplied by a 1 V power supply and is capable of driving a load with an impedance of 30 . The maximum output current of the amplifier is approximately 2.5 mA and its quiescent current is approximately 100 A. This high efficiency is obtained by means of biasing two of the three amplifying stages in class-AB operation. With the aid of negative feedback, the total harmonic distortion for a single 1 kHz tone at 1 mA level is kept below 1%. The output amplifier is integrated in a bipolar process which has vertical NPN transistors with a maximum f _T of 5 GHz and lateral PNP transistors with a maximum f _T of 20 MHz.     

超低频放大器的低噪声和抗干扰设计与实现

随着通信、精密测量和自动控制等众多领域对微弱信号接收要求的日益提高,接收放大器的低噪声和抗干扰设计与实现已成为当前研究的重要课题之一。文中叙述了放大器的低噪声和抗干扰设计原则,并结合超低频的噪声特点,提出超低频低噪声放大器的实现方案。经测试表明,依照该方法可以设计实现噪声系数极小的超低频放大器,且性能稳定可靠,符合设计指标要求。