基于IBM SiGe BiCMOS工艺5PAe的2GHz功率放大器设计

采用IBM公司刚刚推出试用的0.35μm SiGe BiCMOS开发性工艺5PAe设计并实现了一个2GHz功率放大器.该放大器采用两级单端结构,除集电极扼流电感外,其余元件全部片上实现,具有集成度高、结构简单的特点.通过在管子基极和匹配电感中串联电阻,实现了全频段稳定.键合测试表明,在所有电源电压下电路均能稳定工作.在VC=3.5V,VB=6V,f=2.0GHz时,小信号增益为20.8dB,输入输出反射系数分别小于-17和-16dB,Pout-2dB约为24dBm.而在输出功率为25.1dBm时,功率附加效率达到21.5%,二次和三次谐波分别小于-45和-52dBc,因而具有较好的线性度.     

基于IBM SiGe BiCMOS工艺5PAe的2GHz功率放大器设计

采用IBM公司刚刚推出试用的0.35μm SiGe BiCMOS开发性工艺5PAe设计并实现了一个2GHz功率放大器. 该放大器采用两级单端结构,除集电极扼流电感外,其余元件全部片上实现,具有集成度高、结构简单的特点. 通过在管子基极和匹配电感中串联电阻,实现了全频段稳定. 键合测试表明,在所有电源电压下电路均能稳定工作. 在VC=3.5V, VB=6V, f=2.0GHz时,小信号增益为20.8dB,输入输出反射系数分别小于-17和-16dB, Pout-2dB约为24dBm. 而在输出功率为25.1dBm时,功率附加效率达到21.5%,二次和三次谐波分别小于-45和-52dBc,因而具有较好的线性度.     

基于IBM SiGe BiCMOS工艺5PAe的中功率放大器

采用IBM公司刚刚推出试用的0.35μm SiGe BiCMOS开发性工艺5PAe设计并实现了一个C波段功率放大器。该放大器采用两级单端结构,除集电极扼流电感外,其余元件全部片上实现,具有集成度高、结构简单的特点。通过在管子基极和匹配电感中串联电阻实现了全频段稳定。键合测试表明,在所有电源电压下电路均能稳定工作。在VC=3.5V,VB=7V,f=4.1GHz时,小信号增益为17.7dB,输入输出反射系数分别为-16.9dB和-13.9dB,而在输出功率为22.8dBm时,二次和三次谐波分别小于-36dBc和-45dBc。     

2.8～4.2GHz MMIC低噪声放大器

报道了基于0.25μm GaAs PHEMT工艺的2.8～4.2GHz MMIC低噪声放大器,详细介绍和分析了低噪声放大器的器件基础和设计原理,设计采用源极串联电感负反馈方法使输入阻抗共轭匹配和最小噪声匹配趋于一致,偏置网络采用自偏置栅压、单电源供电,并用ADS软件仿真。电路评估板选用Rogers RO4350B,在2.8～4.2GHz频段内测得增益大于20dB、增益平坦度小于2.5dB、噪声系数小于2.3dB、输入输出驻波比小于2.0。     

一种高增益且可调谐的1~3 GHz宽带LNA

提出了一种增益高且增益可调谐的1~3 GHz宽带低噪声放大器(HTG-LNA)。在输入级,采用带有RC串联负反馈的共基-共射电流镜结构,实现了良好的输入匹配,并提高了电路的稳定性;在中间级,采用以有源电感作为负载的共基-共射达林顿电路结构,在保证宽带的同时实现了较高的增益与增益的可调谐;在输出级,采用带有电流镜的射极跟随器结构,获得了较大的输出功率和良好的输出匹配。基于稳懋0.2 μm GaAs HBT工艺进行验证,结果表明,该HTG-LNA的电压增益大于37 dB,最高可达50.7 dB;功率增益大于37.4 dB,最高可达51 dB;最大增益可调谐幅度为2.2 dB;输入回波损耗小于-7.11 dB;输出回波损耗小于-11.97 dB;噪声系数小于3.23 dB;稳定因子大于5.61;在5 V工作电压下,静态功耗小于65 mW。     

5. 8GHz 堆叠式功率放大器设计

基于2mm GaAs HBT 工艺,采用堆叠晶体管结构设计了一款5. 8GHz 功率放大器。通常堆叠式功率 放大器在高频情况下,上下两层晶体管间需要电感来完成功率匹配,在芯片设计中其电感会增加版图面积和级间功 耗,为此该设计则利用上层晶体管的基极与地之间的串联电阻、电容等效成堆叠结构级间的感性负载,从而减小了 级间的损耗与匹配难度。实测结果表明,该堆叠功率放大器在5. 8GHz 时增益为20. 6dB,饱和输出功率为29dBm,饱 和输出时功率附加效率达到36. 4%,芯片面积仅为1×0. 85mm2     

一种新颖的具有HEMT和GaAs MMIC的Ku波段低噪声放大器

本文介绍了一种具有高电子迁移率晶体管(HEMT)和砷化镓单片微波集成电路(GaAs MMIC)的Ku波段低噪声放大器。在11.7～12.2GHz频率范围内,该放大器的噪声系数小于1.9dB,相关增益大于27dB,输入和输出驻波比小于1.4。放大器第一级采用了HEMT和微波串联电感反馈技术,放大器未级采用了Ku波段GsAs MMIC。设计的关键是采用微波串联电感反馈方法同时获得最佳噪声和最小输入驻波匹配。放大器的输入端和输出端均为BJ-120波导。     

X波段GaN MMIC低噪声放大器设计

采用SiC衬底0.25 μm AlGaN/GaN高电子迁移率晶体管(HEMT)工艺,研制了一款X波段GaN单片微波集成电路(MMIC)低噪声放大器(LNA).放大器采用三级级联拓扑,第一级采用源极电感匹配,在确保良好的输入回波损耗的同时优化放大器噪声系数;第三级采用电阻电容串联负反馈匹配,在尽量降低噪声系数的前提下,保证良好的增益平坦度、输出端口回波损耗以及输出功率.在片测试表明,在10 V漏级电压、-2 V栅极电压偏置下,放大器静态电流为60 mA,8～12 GHz内增益为22.5 dB,增益平坦度为±1.2 dB,输入输出回波损耗均优于-11 dB,噪声系数小于1.55 dB,1 dB增益压缩点输出功率大于11.9 dBm,其芯片尺寸为2.2 mm×1.1 mm.装配测试表明,噪声系数典型值小于1.6 dB,可承受33 dBm连续波输入功率.该X波段GaN低噪声放大器与高功率放大器工艺兼容,可以实现多功能集成,具有广阔的工程应用前景.     

C频段宽带低噪声放大器模块设计与实现

设计并实现了3.8～4.8 GHz的C频段宽带低噪声放大器(LNA)模块.模块中采用源极负反馈电感提高LNA的稳定性,并进行了理论推导;定量给出了采用微带线和PCB板过孔的寄生电感作为负反馈电感的电感值;提出一种新的易操作的设计多级宽带LNA的方法,该方法采用各级增益多峰值匹配展宽带宽.该LNA模块的实验测试结果与理论计算符合很好,在1 GHz宽带频率范围内增益大于36 dB,噪声系数小于1 dB.     

一种GaAs基HEMT低噪声放大器的设计实现

采用GaAs标准高电子迁移率晶体管(HEMT)工艺设计了一种低噪声放大器.放大器由4级4指双栅槽结构HEMT器件级联构成.0.25μm栅线条的选用保证器件有低的噪声系数和较高的增益.通过在HEMT的源极串联电感和选择MIM电容微带线实现了放大器输入级、中间级、输出级之间的最佳匹配网络.芯片测试结果表明,所设计低噪声反放大器在34 GHz频率下的小信号增益大于22 dB,噪声系数小于1.8 dB,具有10 dBm的饱和输出功率且线性度较好.该设计方法实现了低噪声、高增益、低功耗放大器的性能要求.     

2.45 GHz 0.18 μm全差分CMOS低噪声放大器设计

设计了一个基于TSMC 0.18 μm CMOS工艺的2.45 GHz全差分CMOS低噪声放大器.根据电路结构特点,采用图解法对LNA进行功耗约束下的噪声优化,以选取最优的晶体管栅宽;设计了仅消耗15 μA电流的偏置电路;采用在输入级增加电容的方法,在改善输入匹配网络特性的同时,解决了栅极电感的集成问题.仿真结果表明:LNA噪声系数为1.96 dB,功率增益S_(21)超过20 dB,输入反射系数S_(11)和输出反射系数S_(22)分别小于-30 dB和-20 dB,反向功率增益S_(12)小于-30 dB,1 dB压缩点和三阶互调输入点IIP3分别达到-17.1 dBm和-2.55 dBm,整个电路在1.8 V电源下功耗为22.4 mW.     

1MHz～40GHz超宽带分布式低噪声放大器设计

为满足宽带系统中低噪声放大器(LNA)宽带的要求,采用0.15μm GaAs赝配高电子迁移率晶体管(PHEMT)工艺,设计了两款1 MHz^40 GHz的超宽带LNA,分别采用均匀分布式放大器结构及渐变分布式放大器结构,电路面积分别为1.8 mm×0.85 mm和1.8 mm×0.8 mm。电磁场仿真结果表明,1 MHz^40 GHz频率范围内,均匀分布式LNA增益为15.3 dB,增益平坦度为2 dB,噪声系数小于5.1 dB;渐变分布式LNA增益为14.16 dB,增益平坦度为1.74 dB,噪声系数小于3.9 dB。渐变分布式LNA较均匀分布式LNA,显著地改善了增益平坦度、噪声性能和群延时特性。     

A CMOS 4.1 GHz two-stage cascode LNA with ESD protection

A 4.1 GHz two-stage cascode Low-Noise Amplifier (LNA) with Electro-Static Discharge (ESD) protection is presented in this paper. The LNA has been optimized using ESD and LNA co-design methodology to achieve a good performance. Post-layout simulation results exhibit a forward gain (S21) of about 21 dB, a reverse isolation (S12) of less than –18 dB, an input return loss (S11) of less than –16 dB, and an output return loss (S22) of less than –17 dB. Moreover, the Noise Figure (NF) is 2.6 dB. This design is implemented in TSMC0.18μm RF CMOS technology and the die area is 0.9 mm 0.9 mm.     

Design of Low Power 2.4GHz CMOS Cascode LNA with Reduced Noise Figure for WSN Applications

In this paper, a narrowband cascode Low Noise Amplifier (LNA) with shunt feedback is proposed. A typical inductively degenerated cascode LNA can be treated as a Common Source-Common Gate (CS-CG) two stage LNA. The series interstage inductance is connected between CS-CG stages to increase the power gain. An additional inductance which is connected at the gate of CG stage is used to cancel out the parasitic capacitance of CG stage therefore reduces the noise figure of CG stage. The shunt feedback is used to improve the stability and input impedance matching. This configuration provides better input matching, lower noise figure, low power consumption and good reverse isolation. The proposed LNA exhibits the gain of 13 dB, input return loss of ?11 dB, noise figure of 2.2 dB and good reverse isolation of ?42.8 dB at a frequency of 2.4GHz using TSMC 0.13 μm CMOS technology. It produces gain and noise figure better than conventional cascode LNA. The proposed LNA is biased in moderate inversion region for achieving sufficient gain with low power consumption of 1.5mW at a supply voltage of 1.5V.     

Theoretical Analysis of a Low Dispersion SiGe LNA for Ultra-Wideband Applications

We demonstrate a low dc power consumption SiGe heterojunction bipolar transistor (HBT) low noise amplifier (LNA) for ultra-wideband (UWB) applications covering the 0.5GHz to 10GHz band. Using theoretical analysis, the dominant design factor for low group delay variation is identified and applied to UWB LNA design. The implemented SiGe LNA achieves a gain of 13dB, a minimum noise figure of 3.3dB, and an IIP3 of$-$7.5dBm between 0.5GHz and 10GHz, while consuming a dc power of only 9.6mW. This SiGe UWB LNA exhibits less than 22ps of uniform group delay variation over the entire band. To the best of the authors' knowledge, this is the first attempt to analyze the effects of group delay variation on the operation of wideband LNAs.     

宽带CMOS低噪声放大器的设计

文章主要介绍应用于集群接收机系统的350MHz～470MHz低噪声放大器,采用0.6μm CMOS工艺。探讨了优化低噪声放大器的噪声系数、增益与线性度的设计方法,同时对宽带输入输出匹配进行了分析。这种宽带低噪声放大器的工作带宽350MHz～470MHz,噪声系数小于3dB,增益为24dB,增益平坦度为±1dB,输入1dB压缩点大于-15dBm。     

具有带外抑制特性的Ka波段低功耗低噪声放大器

基于0.15μm GaAs赝配高电子迁移率晶体管(PHEMT)工艺,成功研制了一款30~34 GHz频带内具有带外抑制特性的低功耗低噪声放大器(LNA)微波单片集成电路(MMIC)。该MMIC集成了滤波器和LNA,其中滤波器采用陷波器结构,可实现较低的插入损耗和较好的带外抑制特性;LNA采用单电源和电流复用结构,实现较高的增益和较低的功耗。测试结果表明,该MMIC芯片在30~34 GHz频带内,增益大于28 dB,噪声系数小于2.8 dB,功耗小于60 mW,在17~19 GHz频带内带外抑制比小于-35 dBc。芯片尺寸为2.40 mm×1.00 mm。该LNA MMIC可应用于毫米波T/R系统中。     

改进型双频段低噪声放大器设计

设计了一种电流复用结构的双频段低噪声放大器,其中心频率为900 MHz和1 900 MHz。为减少芯片面积和提高电路性能,给出了一种改进的输入端和级间匹配网络,利用小电感LC网络代替大电感的栅极电感Lg和级间电感Ld1。仿真结果表明:该低噪放在两个需要的频带内功率增益(S21)大于16.0 dB;输入反射系数(S11)小于-18.6 dB;输出反射系数(S22)小于-12 dB;反向隔离(S12)小于-40 dB;噪声系数(NF)小于2.8 dB;线性度(IP3)大于-9.5 dBm。设计采用SMIC 0.18μmCMOS工艺,功耗为8.64 mW,电源电压1.8 V。     

SiGe HBT低噪声放大器的设计与制造

该文设计和制作了一款单片集成硅锗异质结双极晶体管(SiGe HBT)低噪声放大器(LNA)。由于放大器采用复合型电阻负反馈结构,所以可灵活调整不同反馈电阻,同时获得合适的偏置、良好的端口匹配和低的噪声系数。基于0.35 m Si CMOS平面工艺制定了放大器单芯片集成的工艺流程。为了进一步降低放大器的噪声系数,在制作放大器中SiGe器件时,采用钛硅合金(TiSi2)来减小晶体管基极电阻。由于没有使用占片面积大的螺旋电感,最终研制出的SiGe HBT LNA芯片面积仅为0.282 mm2。测试结果表明,在工作频带0.2-1.2 GHz内,LNA噪声系数低至2.5 dB,增益高达26.7 dB,输入输出端口反射系数分别小于-7.4 dB和-10 dB。     

一款130～140GHz MMIC低噪声放大器

基于90 nm栅长的InP高电子迁移率晶体管(HEMT)工艺,研制了一款工作于130 ～140 GHz的MMIC低噪声放大器(LNA).该款放大器采用三级级联的双电源拓扑结构,第一级电路在确保较低的输入回波损耗的同时优化了放大器的噪声,后两级则采用最大增益的匹配方式,保证了放大器具有良好的增益平坦度和较小的输出回波损耗.在片测试结果表明,在栅、漏极偏置电压分别为-0.25 V和3V的工作条件下,该放大器在130～ 140 GHz工作频带内噪声系数小于6.5 dB,增益为18 dB±1.5 dB,输入电压驻波比小于2:1,输出电压驻波比小于3:1.芯片面积为1.70 mm×1.10 mm.该低噪声放大器有望应用于D波段的收发系统中.