一种用于流水线ADC的可调节多相时钟产生电路

设计了一种应用于10位80 MS/s流水线A/D转换器的可调节多相时钟产生电路.该电路采用一种电流镜结构,通过调节可变电阻的阻值来实现对单位延迟时间的精确控制.芯片采用IBM 0.13μm CMOS工艺实现,电源电压为2.5 V.在各种条件下仿真所得的最大延迟时间偏差为4%,时钟电路功耗为0.68 mW.仿真结果表明,该时钟产生电路适用于高速流水线A/D转换器.     

用于UHF RFID读写器的射频前端CMOS混频电路

提出了900 MHz频段下射频识别(RFID)读写器芯片射频前端接收器混频器模块,给出了读写器芯片的前端混频电路结构。采用单平衡无源混频器的特殊结构,降低了载波泄漏的干扰,后级接跨阻放大器,抑制了后级电路的噪声。通过电路内部复数反馈可以控制接收机等效输入阻抗实部与虚部的变化,进行阻抗匹配,省去了片外匹配网络。在SMIC 0.13μm CMOS混和信号工艺下进行流片。测试结果表明,核心模块的电源电压为3 V,电流为7.3 mA,混频器的转换增益为21.8 dB,输入1 dB压缩点为-5.11 dBm,IP3为4.6 dBm,芯片核心面积为0.83 mm×0.56 mm。     

低压低功耗无源UHF RFID标签芯片模拟前端电路的设计

本文从设计符合EPCTM C1G2协议的超高频无源射频识别标签芯片的角度出发,对RFID标签芯片模拟前端电路进行设计.通过对各个关键电路的功耗与电源进行优化,实现了一个符合协议要求的低电压、低功耗的超高频无源RFID标签芯片的模拟前端.该UHF RFID标签模拟前端设计采用SMIC 0.18 μm EEPROM CMOS工艺库.仿真结果表明,标签芯片模拟前端的整体功耗控制在2.5 μW以下,工作电源可低至1 V,更好地满足了超高频无源射频识别标签芯片应用需求.     

用于SDH系统的STM-64级别(10GHz)的时钟恢复电路

本文叙述基于０．１８μｍＣＭＯＳ工艺的１０ＧＨｚ时钟恢复电路的核心电路采用了辅以ＰＬＬ的注入同步窄带环形压控振荡器（ＩＳＮＲ－ＶＣＯ,ｉｎｊｅｃｔｉｏｎ－ｓｙｎｃｈｒｏｎｉｚｅｄ ｎａｒｒｏｗｂａｎｄ ｒｉｎｇ－ＶＣＯ）。模拟结果表明,该电路能够工作在１０ＧＨｚ频率上,注人信号峰值０．４２Ｖ时,同步范围可以达到３６０ＭＨｚ。     

一种适用于UHF频段无源RFID应用的低功耗电源恢复和OOK解调技术

本文提出一种与普通CMOS工艺兼容的、适用于UHF频段无源RFID应用的低功耗电源恢复电路和一种新型OOK解调技术.该解调技术具有结构简单、功耗低、易于集成、适应大动态范围等特点.芯片采用0.18μm CMOS工艺进行设计,测试结果表明在电源电路负载为510kΩ时,恢复出的芯片电源电压为1.6V～2.0V;在发射功率为4WEIRP的条件下,可以在3.7m的距离下正常工作.     

用于UHF RFID读写器的射频前端CMOS混频电路北大核心CSCD

提出了900 MHz频段下射频识别(RFID)读写器芯片射频前端接收器混频器模块,给出了读写器芯片的前端混频电路结构。采用单平衡无源混频器的特殊结构,降低了载波泄漏的干扰,后级接跨阻放大器,抑制了后级电路的噪声。通过电路内部复数反馈可以控制接收机等效输入阻抗实部与虚部的变化,进行阻抗匹配,省去了片外匹配网络。在SMIC 0.13μm CMOS混和信号工艺下进行流片。测试结果表明,核心模块的电源电压为3 V,电流为7.3 mA,混频器的转换增益为21.8 dB,输入1 dB压缩点为-5.11 dBm,IP3为4.6 dBm,芯片核心面积为0.83 mm×0.56 mm。     

实时谱分析方法在射频识别技术中的应用

本文针对NCITS256(美国行业通用标准)协议提出了一种射频识别技术中检测标签应答信号的方法,这种方法也可以应用于其它协议.与传统的检测方法相比,该方法可以提高读写器的灵敏度,从而在相同的发射功率下使射频识别系统达到更远的工作距离.     

用于能量回收逻辑的正弦功率时钟电路

分析了功率时钟对电容负载充电与回收的物理过程，研完了正弦功率时钟产生电路的基本结构，考虑了功率时钟的频率与相位的稳定性。在此基础上，提出了稳定功率时钟频率与相位的功率时钟产生电路，即接入外部参考时钟，使振荡电路与参考时钟同步。用0．8μm DPDM CMOS工艺实现了一个简化的两相正弦功率时钟产生电路，通过物理测试，验证了电路的工作原理。     

用于UHF RFID标签芯片的时钟源电路设计

设计了一种用于UHF RFID标签芯片的低功耗时钟源电路。该时钟源电路采用弛豫振荡器结构,振荡周期由电阻和电容定义。振荡器工作在电源电压1 V,偏置电流100 nA时,功耗为0.9 μW,工作温度范围为-20 ℃～80 ℃,频率偏离1.92 MHz小于3%,电路设计符合UHF RFID标签系统要求。     

射频识别电路中高频功放的设计

分析了射频识别电路中高频功放的特点，在此基础上提出了一种新型的高频功放电路，并对他的工作原理进行了分析。     

CMOS ring VCO for UHF RFID readers

A complementary metal oxide semiconductor (CMOS) voltage controlled ring oscillator for ultra high frequency (UHF) radio frequency identification (RFID) readers has been realized and characterized. Fabricated in charter 0.35 μm CMOS process, the total chip size is 0.47×0.67 mm2. While excluding the pads, the core area is only 0.15×0.2 mm2. At a supply voltage of 3.3 V, the measured power consumption is 66 mW including the output buffer for 50 Ω testing load. This proposed voltage-controlled ring oscillator exhibits a low phase noise of - 116 dBc/Hz at 10 MHz offset from the center frequency of 922.5 MHz and a lower tuning gain through the use of coarse/fine frequency control.     

A compact low-power UHF RFID tag

In this paper, the design of an ultra-low-power UHF RFID tag is introduced. The system architecture and the communication protocols are chosen to operate with the minimum requirements possible from the RFID tag. By moving most of system functionality to the RFID reader side, the circuit requirements of the RFID tag circuits are relaxed. Supply voltages for both analog and digital parts are chosen carefully for minimum power consumption. The RFID tag is designed in standard digital 0.13 μm CMOS technology. Simulations results of the main blocks are shown. The power consumption of the chip is only 1 μW, and the chip area is only 0.14 mm×0.23 mm.     

单片UHF RFID阅读器中低噪声频率综合器的设计

结合EPC global C1 G2协议和ETSI规范要求,讨论了频率综合器噪声性能需求,并设计实现了用于单片CMOS UHF RFID阅读器中的低噪声三阶电荷泵锁相环频率综合器.在关键模块LC VCO的设计中,采用对称LC滤波器和LDO 调节器提高VCO相位噪声性能.电路采用IBM 0.18 μm CMOS RF工艺实现,测得频率综合器在中心频率频偏200 kHz和1 MHz处相位噪声分别为-109.13 dBc/Hz和-127.02 dBc/Hz.     

UHF RFID阅读器中的堆叠式CMOS LNA设计

提出了一种基于0.25μm标准CMOS工艺,可用于UHF RFID（超高频射频识别）阅读器前端的低噪声放大器。根据低噪声放大器的匹配、噪声和增益分析,结合射频识别系统的理论计算,提出堆叠器件的电路结构达到电流复用,以降低功耗并保证增益。测试结果表明,在2.5 V供电时,放大器可以提供约26.3 dB的前向增益,噪声系数约为1.9 dB,放大电路从电源电压上抽取5.8 mA左右的工作电流,反向隔离度达到-40 dB,放大器的IIP3约为-15 dBm。     

单片CMOS UHF RFID阅读器中低噪声LC VCO的设计

设计了一种应用于单片CMOS超高频射频识别阅读器中的低功耗、低相位噪声LC VCO。根据超高频射频识别阅读器的系统架构和协议要求,对本振相位噪声要求做出详细讨论;采用LC滤波器和低压差调压器分别对尾电流源噪声和电源噪声进行抑制,提高了VCO相位噪声性能。电路采用IBM 0.18μm RF CMOS工艺实现,电源电压3.3 V时,偏置电流为4.5 mA,中心频率为1.8 GHz,在频偏1 MHz处,相位噪声为-136.25 dBc/Hz,调谐范围为30%。     

自主知识产权RFTD标准系列报道(二)UHF RFID空口技术自主创新研究

在分析自主RFID标准必要性的基础上,介绍中兴通讯在RFID领域的自主创新,包括RFID产品研发历程、UHF RFID关键技术创新及自主空口协议,重点阐述了自主空口协议中物理层信道编码、物理层数据同步、多标签防碰撞、高效空口交互等关键技术。     

面向海关应用的UHF RFID电子标签芯片基带处理器

设计了一款基于ISO 18000-6C协议且适用于海关集装箱运输监控的数字基带处理器。提出并分析了数字基带处理器的总体结构以及模块划分,详细介绍了锁离合采集、锁离合监测记录等关键电路的设计。芯片采用TSMC 0.18μm 1P5M嵌入式EEPROM混合CMOS工艺实现。测试结果表明,芯片支持协议规定的所有功能,能正确记录开锁次数,其正常工作的最低电压为1V,平均电流为6.7μA,功耗为6.7μW,芯片尺寸为710μm×320μm。     

UHF RFID标签芯片模拟射频前端设计

对射频识别标签芯片系统结构及工作原理进行分析,设计应用于符合ISO18000—6C／B两种标准的UHFRFID标签芯片的模拟射频前端,主要包括整流电路、稳压电路、调制／解调电路、上电复位及时钟产生电路。模拟射频前端芯片采用TSMC0．18μm CMOS混合信号工艺流片验证。测试结果表明,所研制的模拟射频前端性能满足UHF RFID标签芯片系统要求。     

UHF频段RFID设备的技术要求及测试

旨在介绍超高频段(UHF)射频识别(RFID)设备的技术要求及测试,涵盖了政府强制性测试、一致性测试和性能测试三个方面。同时也简要介绍了EPC第二代UHF空中接口标准EPCglobalGen2和新兴的手机RFID技术,以及国家通信计量站在RFID领域的检测能力,并对我国UHF频段RFID的发展做出了展望。     

超高频RFID系统与其他无线网络的电磁兼容性研究

无线射频识别（RFID）技术与互联网、移动通信网络等技术结合应用,可以实现全球范围内物品跟踪与信息共享。然而,RFID作为无线通信系统,其发射的射频信号可能对其它无线网络造成干扰,降低系统性能,影响系统正常工作。中国已经发布了840～845MHz和920～925MHz频段RFID的试用标准,其中920～925MHz的RFID应用和点对点立体声广播处在一个同一个频段,与无中心对讲机和GSM网络处在相邻频段,RFID系统与这些系统之间的电磁兼容性就成为系统能否稳定实现的最主要因素。