共查询到10条相似文献,搜索用时 156 毫秒
1.
2.
3.
4.
功率UMOS结构相对于功率VDMOS结构的电压限制,通过对源漏沟道区掺杂不均匀的器件进行二维和两种载流子的数值模拟进行了比较;还对两种器件表面和体内的电场分布进行了比较;预估了UMOS由Si/SiO_2界面附近高电场强度引起的碰撞电离所导致的击穿电压下降现象。 相似文献
5.
6.
通过计算沟道电场的分布,研究了受主陷阱对AlGaN/GaN HEMT器件击穿特性的影响.研究发现,有受主陷阱的条件下,漏端出现电场峰值,栅端电场峰值被大幅度削减.当Vg=0 V,Vd=60 V,受主陷阱浓度NA=1×10(17)cm-3时,栅端电场峰值与不加受主陷阱时相比可下降到56%.受陷阱电荷影响,当击穿电压大于某个电压时,漏端电场峰值超过栅端电场峰值,此时,击穿发生在漏端.该仿真结果修正了HEMT击穿总发生在栅端边缘处的传统看法. 相似文献
7.
在理论分析的基础上,结合铁电材料特性及实验数据,提出了Ag/Bi4Ti3O12栅n沟道铁电场效应晶体管转换(ID-VG)特性的双曲模型并进行了数值模拟。该模型不但与阈值电压、沟道饱和电流等器件参数相关而且充分反映了剩余极化、矫顽电压等铁电栅介质极化特性对器件ID-VG特性的影响。结果表明:模拟曲线与实验曲线基本一致,能较好地模拟和描述铁电场效应晶体管的ID-VG特性。 相似文献
8.
提出与CMOS工艺兼容的薄型双漂移区(TD)高压器件新结构.通过表面注入掺杂浓度较高的N-薄层,形成不同电阻率的双漂移区结构,改变漂移区电流线分布,降低导通电阻;沟道区下方采用P离子注入埋层来减小沟道区等位线曲率,在表面引入新的电场峰,改善横向表面电场分布,提高器件击穿电压.结果表明:TD LDMOS较常规结构击穿电压提高16%,导通电阻下降31%. 相似文献
9.