超级CSP—一种晶圆片级封装

研究了圆片级芯片尺寸封装。使用再分布技术的圆片级封装制作了倒装芯片面阵列。如果用下填充技术，在再分布层里和焊结处的热疲劳应力可以减小，使倒装芯片组装获得大的可靠性。     

晶圆级芯片尺寸封装技术

尺寸缩减几乎是电子封装技术应用的主要驱动力之一。高功能性和高可靠性与尺寸缩减的相互作用,也是所有微电子系统的决定因素。因此,最佳产品设计、最小单芯片封装和板技术的最佳结合,将提供最佳解决方案。晶圆级CSP将是匹配所有电子系统要求、降低总成本的单芯片封装技术的最佳方案。     

CQFN封装可靠性研究

介绍了CQFN封装结构特点,指出了CQFN制造加工中热沉和外焊盘设计和加工是关键因素,需要进行特别的过程控制,并对加工中存在的热沉底部与陶瓷底面共面性控制、外焊盘电连接方式不同引起的相关可靠性问题进行了说明。对CQFN封装器件在板级组装过程中存在的热应力、桥连等可靠性问题进行了分析,指出了CQFN外壳组装后的焊点检测困难和器件失效后的返工困难问题。CQFN封装具有良好的电特性和热特性、体积小、重量轻等优势,其应用呈快速增长趋势,文章为高速高频器件CQFN封装提供了参考。     

引线框氧化与可靠性关系的研究

铜材料引线框架具有良好的导电导热性能,同时具备良好的机械性能和较低成本,但是由于框架和塑封料之间较差的粘结力在回流焊时容易造成封装体开裂。文章研究了铜框架氧化膜的特性,以及氧化膜对半导体封装的可靠性影响。根据试验,氧化膜会随着时间温度而增加,当氧气含量低于1%时增加缓慢。当氧化膜的厚度超过20nm时,塑封料与氧化铜之间的结合力就会显著下降,同时交界面的分层也会加剧。最后针对氧化膜厚度受控的产品做回流焊测试,确认是否有开裂,结果表明与结合力测试相符。氧化膜的厚度需要低于42.5nm,可以提高在reflow时的抗开裂性能。     

金属化膜脉冲电容器可靠性研究

高储能密度金属化膜脉冲电容器是一种高可靠性、长寿命的器件，在短时间内很难得到它的失效数据，因此无法采用基于失效数据分析的传统可靠性分析方法来研究其可靠性。金属化膜脉冲电容器的失效是退化型失效，根据其失效机理，给出了电容器容值退化失效模型，依据该模型和电容器的容值退化数据，对该型电容器进行了可靠性研究，该型电容器的平均寿命为21165次充放电，其第10000次充放电时的可靠度为0．9454。在工程实践中使用该模型对该型电容器进行可靠性分析可以节约大量的试验成本。     

圆片级封装的板级跌落可靠性研究

圆片级封装(WLP)具有尺寸小、散热性能好、封测成本低等优点,广泛应用于便携式电子产品,其在跌落、碰撞等环境下的可靠性越来越受到重视。将WLP器件组装到PCB基板上,按照JEDEC电子产品板级跌落实验标准进行实验,研究了WLP元件引脚节距、焊球尺寸、PCB焊盘工艺等因素对样品可靠性的影响。对失效样品进行了切片制样,通过金相显微镜、能量色散X射线光谱(EDX)和扫描电子显微镜进行了分析,研究了WLP器件失效机理及其与器件焊球尺寸、节距之间的关系,讨论了底部填充料对WLP封装可靠性的改进作用。     

集成电路封装设计可靠性提高方法研究

集成电路封装是集成电路制造中的重要一环,集成电路封装的目的有：第一,对芯片进行保护,隔绝水汽灰尘以及防止氧化;第二,散热;第三,物理连接和电连接。在进行封装设计时,可以通过一些方法,增强产品的制造稳定性以及产品的可靠性。文章研究了引线框架、线弧、等离子清洗及塑封料对封装可靠性的影响以及一些获得高质量的方法。例如：引线框...     

硅橡胶对封装模块的可靠性影响分析

硅橡胶尤其是单组分室温硫化硅橡胶(简称RTV-1胶)使用极为方便,且具有优良的电气绝缘性能和化学稳定性,能耐水、耐气候老化,对多种金属和非金属材料有良好的粘接性,被广泛应用于模块电路中。RTV-1胶硫化过程中会产生酸性副产物,遗留在封装模块中,会腐蚀模块内部的材料。因此,模块封装前必须预留足够长的硫化时间,使硫化副产物充分溢出,保持模块内部气氛的稳定,保证模块的长期可靠性。     

加速浸润方法在塑封可靠性分析中的应用

在对塑封集成电路进行封装可靠性评估中,预处理过程(precondition)是必经的步骤。其中的浸润测试(soak)通常在非加速条件下进行,其耗时较长。在市场竞争日趋激烈的环境下,企业迫切需要缩短新产品的可靠性验证时间。文章针对JEDEC(电子器件工程联合委员会)和JEITA(日本电子信息技术协会)标准中涉及到的三种加速浸润条件,以组件在非加速条件下(JEDEC Level 3和JEITA Rank E)潮气的穿透力、吸收量及由此产生的失效为参照,确定在加速条件下,组件达到同样的潮气吸收量并产生相类似的失效所需的时间。同时应用有限元分析的方法进行建模和计算,并与实际的测量结果比较验证。     

A Novel Electroless Process for Embedding a Thin Film Resistor on the Benzocyclobutene Dielectric

To realize embedded resistors on multilayer benzocyclobutene (BCB) either on-chip or on-board, a low-cost large format electroless process for deposition of NiP and NiWP thin-film resistors using both low-temperature (25°C) and high-temperature (90°C) baths has been developed. The electroless process exhibits uniform resistor thickness in the submicron range and offers low profile and excellent adhesion to the BCB dielectric layer. The resistor films also act as a seed layer for direct electroplating of copper traces. The NiP alloys can also be tailored to a variable temperature coefficient of resistance (TCR) with different alloy compositions. The electroless process can be adopted in the PCB manufacturing industries with no additional investment. This article is the first report on electroless plated thin film resistors on low loss BCB dielectric.     

Optimization of Thermomechanical Reliability of Board-level Package-on-Package Stacking Assembly

In this paper, the Taguchi optimization method is applied to obtain the optimal and robust design towards enhancement of board-level thermomechanical reliability of a package-on-package stacking assembly under an accelerated thermal cycling test condition. An L₁₈(2 ¹times3⁷) orthogonal array is arranged for the optimization of eight selected control factors of the assembly, including thickness of dies, molding compounds, and substrates, sizes of package and molding compound, and solder joint standoffs. The importance of each of these control factors is compared and ranked     

NiPdAu涂层的装配及封装的可靠性研究

为了迎接无铅时代的到来,不少半导体公司正趋向选用预镀镍-钯金穴NiPdAuppf雪涂层的引线框架,以简化生产工艺。但是,这种方法需要仔细考虑NiPdAu涂层上金焊点的质量、其与修剪成形工具的兼容性以及选择正确的原材料组合穴用于粘结芯片的环氧树脂和塑封材料雪,以确保在260℃下达到1级MSL穴潮湿度敏感等级雪。将探讨装配过程的特性,以保证金焊点牢固地焊接在NiPbAu涂层上;如何优化选用适当的材料组合;修剪成形工具的修改以避免涂层出现机械破坏;以及NiPdAu涂层的可焊性评估。     

提高MOS功率晶体管封装可靠性技术研究

功率MOS晶体管的正向导通电阻是器件的重要指标,严重影响器件的使用可靠性。从封装材料、封装工艺等方面论述功率MOS管降低导通电阻、控制空洞、提高器件可靠性的封装技术,并通过一些实例来阐述工艺控制的效果。     

Wafer-Level Package With Simultaneous TSV Connection and Cavity Hermetic Sealing by Solder Bonding for MEMS Device

In this paper, a wafer-level package with simultaneous through silicon via (TSV) connection and cavity hermetic sealing by low-temperature solder bonding for microelectromechanical system (MEMS) device such as resonator is presented. Wet etching technique combined with dry etching technique is utilized to achieve a “Y-shaped” through wafer interconnection structure to shorten the TSV in order to reduce cost. Ansoft ${hbox {HFSS}}^{rm TM}$ 3-D electromagnetic simulator is used to assess the transition properties of signal with frequency of the new interconnection structure. Sn solder bonding is utilized to achieve simultaneous TSV connection and cavity hermetic sealing. Average shear strength of 19.5 Mpa and excellent leak rate of around ${hbox {1.9}} times {hbox {10}} ^{-9}~{hbox {atm cc/s}}$ have been achieved, which meet the requirements of MIL-STD-883E. Kevin structure is also fabricated to measure the resistance of the metallized TSV, the resistance of the “Y-shaped” through wafer interconnection and the contact resistance of the Cu/Sn IMC bond joint.      

vf-BGA封装焊球热疲劳可靠性的研究

采用有限元分析方法对vf-BGA焊球的热疲劳特性进行了模拟 .通过扫描电镜(SEM)对温度循环试验后焊球金属间化合物(IMC)层和剪切强度试验后的断裂面进行了形貌、结构和组分的观察及分析.实验和模拟结果表明:热疲劳负载下焊球的剪切疲劳强度,受到焊球塑性应变能量的积累和分布以及金属间化合物层的厚度和微结构变化导致的界面脆性等因素的影响.使用Darveaux能量疲劳模型的裂纹初始化寿命预测结果与实验数据一致.     

vf-BGA封装焊球热疲劳可靠性的研究

采用有限元分析方法对 vf- BGA焊球的热疲劳特性进行了模拟 .通过扫描电镜 (SEM)对温度循环试验后焊球金属间化合物 (IMC)层和剪切强度试验后的断裂面进行了形貌、结构和组分的观察及分析 .实验和模拟结果表明 :热疲劳负载下焊球的剪切疲劳强度 ,受到焊球塑性应变能量的积累和分布以及金属间化合物层的厚度和微结构变化导致的界面脆性等因素的影响 .使用 Darveaux能量疲劳模型的裂纹初始化寿命预测结果与实验数据一致     

应用于MEMS封装的TSV热可靠性分析

针对MEMS系统中硅通孔(TSV)的热可靠性,利用快速热处理技术(RTP)进行了温度影响的实验分析。通过有限元分析(FEA)方法得到不同温度热处理后TSV结构的变化趋势,利用RTP对实验样品进行了不同温度的热处理实验,使用扫描电子显微镜和光学轮廓仪表征了样品发生的变化。结果表明,热处理后TSV中Cu柱的凸起程度与表面粗糙度均随热处理温度的升高而增加,多次重复热处理与单次热处理的结果基本相同。该项研究为TSV应用于极端环境下MEMS小型化封装提供了一种解决方案。