一种基于斩波稳零运放的电流/频率转换器设计

I/F（电流，频率）转换电路本质上是一个电荷平衡武转换电路，利用电荷平衡法，输出脉冲频率与输入电流有精密的线性关系。文章介绍了一种基于高增益斩波自稳零运放的I／F转换器，使电路本身能够对零位和漂移进行自校正。经测试该转换器具有高精度、低漂移、良好的线性度及较宽的频率范围等优点，有着良好的市场前景。可广泛用于导航、雷达、遥控遥测、模拟信号传输、数据采集和通讯系统、现代导航系统等领域。     

TC9XX系列第二代斩波自动稳零运算放大器

ＴＣ９ＸＸ系列是美国Ｔｅｌｃｏｍ公司精主研制的第二代斩波自动稳零运算放大器，其高增益，低失调等优越性能尤其适用于电子测量系统。本文侧重介绍的结构原理，主要性能，使用注意事项和典型应用。     

ICL7650斩波稳零运算放大器的原理及应用

介绍了Intersil公司生产的斩波稳零式高精度运算放大器ICL7650的结构及性能 ,分析了动态校零的基本工作原理 ,给出了ICL7650在地震前兆信号采集系统中的应用实例     

一种斩波稳定低噪声Σ-Δ调制器设计

针对Σ-Δ调制器输入失调电压的需求,设计了一种新型低输入失调电压的Σ-Δ调制器。利用斩波稳定运算放大器和新颖的开关电容积分器,动态消除了直流失调电压以及低频噪声(主要包含1/f噪声),使得调制器的输入失调电压微乎其微。基于0.15 μm CMOS工艺,利用Hspice软件对电路进行仿真,同时采用Matlab和TCL对仿真结果进行分析。仿真结果表明,在电源电压为4.5~5.5 V、温度为-40 ℃~85 ℃、各种工艺角下,低频噪声抑制能力增加了15 dB,且当运算跨导放大器的失调电压为10 mV时,Σ-Δ调制器的输入失调电压由9.7 mV下降为0.4 mV。     

一种采用斩波稳零技术的16位,96kHz带宽Σ-Δ AD转换器

介绍了一个16位精度Σ-Δ型模拟数字转换器.它由一个模拟的调制器和一个数字降采样滤波器组成.调制器采用了传统的单环两阶的结构,在第一阶调制器中采用了斩波稳零技术来消除电路的闪烁噪声.数字的降采样器包括多相梳状滤波器和波数字滤波器,功耗低,面积小.实验结果表明转换器获得了92dB的动态范围和96kHz的带宽.整个芯片由0.18μm六层金属CMOS工艺制造,芯片面积为2.68mm2,功率消耗仅为15.5mW.     

一种采用斩波稳零技术的16位,96kHz带宽Σ-Δ AD转换器

介绍了一个16位精度Σ-Δ型模拟数字转换器.它由一个模拟的调制器和一个数字降采样滤波器组成.调制器采用了传统的单环两阶的结构,在第一阶调制器中采用了斩波稳零技术来消除电路的闪烁噪声.数字的降采样器包括多相梳状滤波器和波数字滤波器,功耗低,面积小.实验结果表明转换器获得了92dB的动态范围和96kHz的带宽.整个芯片由0.18μm六层金属CMOS工艺制造,芯片面积为2.68mm2,功率消耗仅为15.5mW.     

一种带斩波的双采样Σ-Δ调制器

设计了一种适用于过高磁场抗扰度的电容式隔离型全差分Σ-Δ调制器。它采用单环2阶1位量化的前馈积分器结构,运用斩波技术降低低频噪声和直流失调。与传统的全差分结构相比,该调制器的每级积分器均采用4个采样电容,在一个时钟周期内能实现两次采样与积分,所需的外部时钟频率仅为传统积分器的一半,降低了运放的压摆率及单位增益带宽的设计要求,实现了低功耗。基于CSMC 0.35 μm CMOS工艺,在5 V电源电压、10 MHz采样频率和256过采样率的条件下进行电路仿真。后仿真结果表明,调制器的SNDR为100.7 dB,THD为－104.9 dB,ENOB可达16.78位,总功耗仅为0.4 mA。     

一种高精确度低功耗Delta–Sigma调制器

提出了一种应用于工业过程控制、便携式测量仪器等领域的高精确度低功耗Delta–Sigma调制器。该调制器采用积分器级联反馈(CIFB)二阶单环一位结构实现,并利用斩波稳零技术,有效地减小了调制器的1/f噪声和直流失调。调制器采用旺宏0.35μm CMOS工艺实现。仿真结果表明,在30 Hz的信号带宽内,调制器的信噪失真比(SNDR)可以达到105 dB,在3.3 V的工作电压下,功耗仅1.3 mW,满足对低频微弱信号的检测要求。     

基于斩波自动稳零运算放大器的激光器平均光功率控制

本文介绍了斩波自动稳零集成运算放大器中斩波技术和自动稳零的基本工作原理。利用这种放大器能够放大直流微弱信号(可以达到1PA)的特点,使用典型芯片ICL7650设计了在光纤数字通信系统中对光端机进行平均光功率控制的电路。实验表明光端机短时功率波动小于0.05dBm。     

低功耗Sigma Delta调制器的建模与设计

针对Sigma Delta ADC在实现高精度的同时如何降低系统功耗这一问题,通过进行建模分析,得出满足精度需求的最低性能指标。并对二阶Sigma Delta调制器的非理想因素进行数学建模分析,在满足ADC精度的同时对ADC组成模块的最低性能指标进行分配,利用SDtoolbox进行仿真验证。基于CSMC 0.5 μmCMOS工艺,在5 V电源电压下,对调制器进行了电路级设计。结果显示在模块最低性能时,调制器输出信号的带内信噪比为835 dB,总功耗为18 mW。     

基于累加器结构的Delta-Sigma调制器的噪声分析

采用Delta-Sigma结构的调制器可降低锁相环路中小数分频时所产生的量化噪声对系统的影响。通过分析Delta-Sigma工作原理推导其噪声传输函数,得出增加Delta—Sigma调制器的阶数或增加过采用率均能减小量化噪声功率。累加器结构的3阶内插型Delta—Sigma调制器结构简单,可有效降低芯片面积,且内插型结构适合以尽量降低环路噪声为目标的设计。     

一种基于SAR量化器的低功耗音频Δ-Σ调制器

基于0.18 μm CMOS工艺,采用离散3阶前馈结构,设计了一种低功耗音频调制器。采用4位SAR量化器,相比于Flash ADC类型的量化器,减少了比较器的个数,降低了量化器的功耗。与传统的利用有源加法器对输入信号和积分器输出进行求和的方式不同,该设计利用SAR量化器实现输入信号的求和,极大地降低了整个调制器的功耗。此外,调制器采用增益提高型低功耗放大器结构,相比于套筒式共源共栅放大器、折叠式共源共栅放大器等传统类型的放大器,节省了功耗。仿真结果表明,在20 kHz信号带宽、1.8 V电源电压下,调制器的SNDR为94.6 dB,SFDR为107 dB,功耗仅为145 μW。     

基于2比特DSM的开关功放电平变换策略研究

通过增加量化电平,Delta-Sigma调制器(DSM)能够获得更好的调制性能.但限于开关功放的具体结构,多电平DSM序列无法直接驱动后级功放,本文根据面积等效原理提出了适用于开关功放的一种电平变换策略.理论分析和仿真结果表明,通过采用合适的电平变换方式,变换序列能够获得比常规2电平DSM序列更优的带内SNR性能.     

A chopper-stabilized high-pass Delta-Sigma Modulator with reduced chopper charge injection

In this paper, a chopper-stabilized high-pass Delta-Sigma Modulator (DSM) is reported with experimental results. A new circuit technique to suppress the residual offset caused by the chopper switch charge injection is proposed. Enabled by an amplifier sharing architecture, the technique diverts the error charge generated by the critical chopper to the second stage of the modulator such that the resulted error becomes first-order high-pass shaped. Fabricated in a 0.18 μm CMOS technology, the 2nd-order DSM realizes 82 dB dynamic range over a 1 kHz bandwidth while consuming 144 μW from a 1.8 V supply. The offset is 403 μV and the flicker noise is invisible in the measured output spectrum down to 4 Hz. The core area of the chip is 0.16 mm².     

用于电池电量测量的 Delta-Sigma调制器设计

为使模拟－数字信号转换芯片能直接用于各种电池电量测量的系统中而无需另加电压转换芯片,在应用于Delta－Sigma结构的ADC（模数转换器）的调制器设计中,使用0．35μm CMOS的集成电路工艺,采用二阶单环的电路结构,在5V供电的工作电压下可达到的电压测量范围为1．4V至4．2V ,测量精度为12位．因而采用此Del-ta－Sigma调制器的ADC可直接用于多种电池种类的电量测量,且具有制作成本低廉的特点．     

一种低功耗16bit音频 Sigma-Delta 调制器的设计

设计了一款工作在1．8 V电源电压下、功耗仅为1．8 mW、精度为16 bit ,优化系数（FOM ）达170的音频sigma-delta调制器．其过采样率为128,采用3阶噪声整形．为了降低功耗,采用前馈结构以及单比特量化．通过采用PM OS管实现局部反馈,有效提升了调制器性能．调制器采用SM IC 0．18μm工艺实现,通过对系统结构和运算放大器、比较器等电路子模块的分析,完成整体电路和版图设计．在SS工艺角下,仿真表明本文设计的调制器性能良好,在20kHz的带宽内可达到100．8dB的信噪比（SNR）,折合有效位16 bits精度要求．     

A Sub-1V Fourth-Order Bandpass Delta-Sigma Modulator

A sub-1V fourth-order bandpass delta-sigma modulator is presented in this paper. Using the switched opamp technique enables the modulator to operate at only 0.8 V supply voltage without using voltage multipliers or bootstrapping switches. A two-path structure is applied to relax the settling requirement. Implemented in a 0.25-m one-poly, five-metal standard CMOS process, the prototype modulator exhibits a signal-to-noise-plus-distortion ratio (SNDR) of 58.2 db and a dynamic range (DR) of 64 db in a 60 KHz signal bandwidth centered at 1.25 MHz while consuming 2.5 mW and occupying an active area of 2.11 mm².     

一种混合集成DC/DC电源调制器的设计

介绍了一种混合集成DC/DC电源调制器的设计,并给出了实验结果。该电路包含延时电路、逻辑运算电路、驱动电路和输出电路,其主要功能是对输入的TTL控制信号进行逻辑运算和延时处理;通过驱动电路后,对 3.3 V、 5 V、 6 V、 12 V电源进行调制,可实现按规定时序为系统供电。     

利用PI技术实现Σ-Δ调制器的研究

提出了一种新的低通Σ－Δ调制器,该结构利用流水交叉（ＰＩ）技术对信号进行开采样和降采样,从而达到多路复用的目的。当把各路信号串联时,增加一些有限的电路就可以实现高阶的Σ－Δ调制器。     

Digital Modulator with Bandpass Delta-Sigma Modulator

A digital quadrature modulator with a bandpass -modulator is presented that interpolates orthogonal input carriers by 16 and performs a digital quadrature modulation at carrier frequencies f_s/4, –f_s/4 (f_s is the sampling frequency). After quadrature modulation, the signal is converted into an analogue IF signal using a bandpass modulator and a 1-bit D/A converter. The die area of the chip is 5.2 mm² (0.13 m CMOS technology). The total power consumption is 139 mW at 1.5 V with a clock frequency of 700 MHz (D/A converter full-scale output current 11.5 mA).