用于RFID标签的自适应低压电流模ASK解调器(英文)

针对RFID标签低压工作的要求,设计了一种自适应电流模ASK解调器.通过把电压信号转换为电流信号、采用两级电流峰值保持技术以及泄漏电路等技术提高了解调器的动态检测性能.解调器的工作电源电压为0.6～1.8 V,能对输入载波幅度为250 mV～1.1 V,调制深度为20%～100%的信号进行正确解调.电源电压为1.8 V时,解调器的动态检测范围从80 nA到3.96μA.电路采用0.18 μm CMOS工艺设计并实现.     

一种高精度能隙基准电压电路

在分析了几种基准电压源的基础上 ,设计并实现了一种高精度用于高速串行通信接口的 CMOS能隙基准电压电路。电路采用了两级高增益运放的优化结构 ,基于 TSMC公司的 CMOS 0 .2 5μm混合信号模型的仿真结果表明电路输出电压在 -5 0～ 70°C的温度内波动范围为 0 .0 5 7%。芯片流片测试结果发现基准电压电路在输入电压为 2 .5 V的条件下 ,工作在 -5 0～ 70°C的温度范围内 ,输出电压变化范围为 1 .2 3 3 7～ 1 .2 3 5 6V,输出电压变化率为 0 .1 5 4% ,与仿真结果之间的平均偏差为 0 .0 1 6%。能隙基准电压电路的版图面积为 1 5 8μm× 1 64μm。     

A Low-Power High-Frequency CMOS Peak Detector

给出了一个低功耗、高频CMOS峰值检测电路,可以用于检测射频信号和基带信号的峰值.该电路的设计基于中芯国际0.35μm标准CMOS工艺.理论分析和后仿真结果都表明,在工艺偏差以及温度变化条件下,当输入信号幅度在400mV以上时检测的误差小于2%,检测带宽可达10GHz以上,整个检测电路的静态电流消耗低于20μA.     

一种低功耗高频CMOS峰值检测电路

给出了一个低功耗、高频CMOS峰值检测电路,可以用于检测射频信号和基带信号的峰值.该电路的设计基于中芯国际0.35μm标准CMOS工艺.理论分析和后仿真结果都表明,在工艺偏差以及温度变化条件下,当输入信号幅度在400mV以上时检测的误差小于2%,检测带宽可达10GHz以上,整个检测电路的静态电流消耗低于20μA.     

CMOS超高频整流器

提出了一个适用于无源UHF RFID标签芯片的全CMOS整流器.整流器包括射频-直流转换电路、偏置电路、直流-直流转换电路和振荡器电路.整流器的工作频率范围是860～960 MHz.基于0.18μm,1p6m的标准数字CMOS工艺,设计并实现了无源UHF RFID标签芯片的整流器.该设计采用开关电容电路技术动态地消除了CMOS管开启电压的问题,在标准数字CMOS工艺下实现了高效率的超高频整流器.整流器的面积为180μm×140μm.当输入900MHz,-16dBm的射频信号时,整流器的输出电压为1.2V,启动时间为980μs.     

CMOS超高频整流器

提出了一个适用于无源UHF RFID标签芯片的全CMOS整流器.整流器包括射频-直流转换电路、偏置电路、直流-直流转换电路和振荡器电路.整流器的工作频率范围是860～960 MHz.基于0.18μm,1p6m的标准数字CMOS工艺,设计并实现了无源UHF RFID标签芯片的整流器.该设计采用开关电容电路技术动态地消除了CMOS管开启电压的问题,在标准数字CMOS工艺下实现了高效率的超高频整流器.整流器的面积为180μm×140μm.当输入900MHz,-16dBm的射频信号时,整流器的输出电压为1.2V,启动时间为980μs.     

智能光模块中可变阈值的信号丢失检测电路

采用CSMC 0.6μm 2P2M CMOS工艺设计并实现了一种新型可用于智能光模块的可变阈值信号丢失(LOS)检测电路,电路利用光接收机中的限幅放大器组成准对数律接收信号强度指示电路.该指示电路与迟滞比较器、基准参考源、运算放大器和两个外部调节电阻组成了可变报警阈值的LOS检测电路.整个电路工作于5V单电源供电,功耗为60mW.测试结果表明,对于155Mbps的输入信号,信号检测的动态范围高达60dB,对数精度小于2dB.可变报警阈值范围为1～700mV,同时保证报警迟滞宽度为4dB左右.良好的性能预示了该电路潜在的商业前景.     

脉冲激光多回波峰值检测电路设计

在脉冲激光探测中，常采用峰值检测电路获取强度信息。当激光通过部分反射或部分遮挡的空间多层物体时，会产生多个回波。传统峰值检测电路无法准确探测多回波峰值。因此，基于脉冲多回波峰值检测原理，设计了一种具有高集成度的新型脉冲多回波峰值检测电路芯片。该芯片以两级峰值采样保持电路结构为基础，通过采用交织采样和多路复用技术优化了电路结构，实现了对多回波信号的峰值检测。芯片采用CMOS 0.18μm工艺设计，面积约为2.6 mm×0.48 mm，测试结果表明，所设计的芯片能够有效检测幅值范围50～500 mV、脉宽5 ns的多回波信号，峰值输出电压的最大误差为4.8%，通道间的输出电压最大相对偏差为5.7%，具有更精细的多回波探测能力，可集成应用于脉冲激光探测系统。     

智能光模块中可变阈值的信号丢失检测电路

采用CSMC 0.6μm 2P2M CMOS工艺设计并实现了一种新型可用于智能光模块的可变阈值信号丢失(LOS)检测电路,电路利用光接收机中的限幅放大器组成准对数律接收信号强度指示电路.该指示电路与迟滞比较器、基准参考源、运算放大器和两个外部调节电阻组成了可变报警阈值的LOS检测电路.整个电路工作于5V单电源供电,功耗为60mW.测试结果表明,对于155Mbps的输入信号,信号检测的动态范围高达60dB,对数精度小于2dB.可变报警阈值范围为1～700mV,同时保证报警迟滞宽度为4dB左右.良好的性能预示了该电路潜在的商业前景.     

一种用于天文望远镜的低噪声CCD读出电路

设计了一种用于天文望远镜的低噪声电荷耦合器件(Charge Coupled Devices,CCD)读出电路.该读出电路主要包括电容增益电路、单端转差分电路、双斜率积分电路以及缓冲器电路.CCD读出电路采用SMIC 0.18μm1P6M CMOS工艺实现.后仿真结果表明,在电源电压3.3V,输入信号67kHz,输出信号80mV峰值时,输出信号动态范围86dB,等效输入噪声2.523nV/Hz1/2,整体功耗1.25mW.     

一种宽动态范围跨阻放大器的设计

针对光电探测器的光电流信号弱、变化范围大的特点,设计了一种全新的检测光电流信号的跨阻放大器(TIA)电路结构,其检测电流信号范围为1.6 μ上A～1.6 mA,动态电流检测范围达到60 dB.通过在电路内部设计出两个增益可调、增益段不同的TIA,分别处理光电流的小电流段(1.6～50 μA)和大电流段(50 μA～1.6 mA),增益可调范围为56～96 dBΩ;通过外置输出电压饱和检测信号,选择所需工作的TIA及其增益段.该电路采用0.18 μm标准CMOS工艺的PDK进行电路设计、版图设计和仿真验证等.测试结果表明:在检测电流为1.6 μA时,输出电压为95 mV;检测电流为1.6mA时,输出电压为915 mV,与仿真结果相一致.电路瞬态特性良好,上升时间为5～10 ns,3.3V电压下功耗小于2 mW,各指标满足设计要求.     

加速度传感器信号处理集成电路的研制

设计并制作了一种用于差分电容式加速度传感器的信号处理电路。该电路具有模拟和脉宽调制两种输出方式 ,能够将差分电容的变化通过模拟电平和输出脉冲信号的占空比表征 ,实现了对差分电容式加速度传感器信号的测量。电路中集成了自检测驱动单元。电路采用 4 μmP阱CMOS工艺制作。初步测试结果表明 :在 1～ 5 pF内 ,电路的灵敏度为 10 .7V/ pF ,可满足大多数差分电容式传感器信号处理的要求。     

Low-voltage, high-speed CMOS analog latched voltage comparator using the “flipped voltage follower” as input stage

The design and characterization of a low-voltage, high-speed CMOS analog latched voltage comparator based on the flipped voltage follower (FVF) cell and input signal regeneration is presented. The proposed circuit consists of a differential input stage with a common-mode signal detector, followed by a regenerative latch and a Set-Reset (S-R) latch. It is suitable for successive-approximation type’s analog-to-digital converters (ADC), but can also be adapted for use in flash-type ADCs. The circuit was fabricated using 0.18 μm CMOS technology, and its measured performance shows 12-bit resolution at 20 MHz comparison rate and 1 V single supply voltage, with a total power consumption of 63.5 μW.     

一种高精度高稳定性锯齿波振荡器的设计

设计了一种应用于DC/DC开关电源管理芯片的锯齿波振荡器,该电路利用内部基准电流源产生的电流对电容进行充放电,使得产生的锯齿波信号随电源电压和温度的变化较小,采用迟滞技术提高了锯齿波信号幅值.采用基于CSMC的0.5μmCMOS 工艺进行仿真.结果表明,该电路产生的振荡频率为5MHz,信号幅值为0-3V,电源电压在2....     

CMOS 5 Gb/s串行接收器

设计了一个使用0.13μm CMOS工艺制造的低电压低功耗串行接收器。它的核心电路工作电压为1V,工作频率范围从2.5 GHz到5 GHz。接收器包括两个1:20的解串器、一个输入信号预放大器以及时钟恢复电路。在输入信号预放大器中设计了一个简单新颖的电路,利用前馈均衡来进一步消除信号的码间串扰,提高接收器的灵敏度。测试表明,接收器功耗45 mW。接收器输入信号眼图闭合0.5UI,信号差分峰-峰值150 mV条件下误码率小于10~(-12)。接收器还包含了时钟数据恢复电路,其中的相位插值器通过改进编码方式,使得输出信号的幅度能够保持恒定,并且相位具有良好的线性度。     

一种具有片上译码/放大功能的微阵列电路及其与生物纳米系统的集成

提出了一种用SMIC 0.18μm CMOS混合信号工艺实现的全集成CMOS微阵列生物芯片,并成功地实现了其与一种新的生物纳米系统的集成.该电路实现了19μm×19μm电极的4×4(16单元)阵列,反相电极.电流模式放大器,译码电路,以及逻辑控制电路的单片集成,并能够提供-1.6～1.6V的组装电压,8bit的电位分辨率及39.8dB的电流增益,电源电压为1.8V,而失调和噪声电流分别为5.9nA和25.3pArms.在实验中,利用该电路实现了对30nm聚乙烯醇包裹的磁性粒子的片上选择性组装,并对实验结果进行了讨论,从而验证了该电路的正确性和该集成方法的可行性.     

Analog CMOS design for optical coherence tomography signal detection and processing.

A CMOS circuit was designed and fabricated for optical coherence tomography (OCT) signal detection and processing. The circuit includes a photoreceiver, differential gain stage and lock-in amplifier based demodulator. The photoreceiver consists of a CMOS photodetector and low noise differential transimpedance amplifier which converts the optical interference signal into a voltage. The differential gain stage further amplifies the signal. The in-phase and quadrature channels of the lock-in amplifier each include an analog mixer and switched-capacitor low-pass filter with an external mixer reference signal. The interferogram envelope and phase can be extracted with this configuration, enabling Doppler OCT measurements. A sensitivity of -80 dB is achieved with faithful reproduction of the interferometric signal envelope. A sample image of finger tip is presented.     

Novel low-voltage ultra-low-power DVCC based on floating-gate folded cascode OTA

In this paper a novel low-voltage ultra-low-power differential voltage current conveyor (DVCC) based on folded cascode operational transconductance amplifier OTA with only one differential pairs floating-gate MOS transistor (FG-MOST) is presented. The main features of the proposed conveyor are: design simplicity; rail-to-rail input voltage swing capability at a low supply voltage of ±0.5 V; and ultra-low-power consumption of mere 10 μW. Thanks to these features, the proposed circuit could be successfully employed in a wide range of low-voltage ultra-low-power analog signal processing applications. Implementation of new multifunction frequency filter based on the proposed FG-DVCC is presented in this paper to take the advantages of the properties of the proposed circuit. PSpice simulation results using 0.18 μm CMOS technology are included as well to validate the functionality of the proposed circuit.     

基于S3C2440的多道脉冲幅度分析器硬件设计

传统的以单片机为核心的多道脉冲幅度分析器集成度低、软硬件设计难度大、系统升级困难。文中介绍了一种以高性能32位嵌入式处理器S3C2440处理为核心的多道脉冲幅度分析器的硬件设计方案,电路主要包括甄别电路、峰值扩展电路、控制电路和A/D转换电路。甄别电路通过设定阈值去除低能噪声信号,峰值检测电路进行输入信号的峰位检测和峰值扩展,A/D转换电路实现输入信号的模拟-数字量的转换。控制电精确控制了整个电路的工作时序。测试表明,该系统具备良好的微分非线性和积分非线性、速度快、稳定性好、可用于实际工作。