基于FPGA与DSP的INS/BDS组合导航数据精确对准方法

INS/BDS组合导航数据来源于不同的分系统,而不同系统之间在硬件和软件方面的因素都会导致系统间数据不同步,影响最终组合导航精度。可见在组合导航的应用中数据对准非常重要。针对这一问题,采用FPGA+DSP小型导航解算平台实现INS/BDS组合导航数据对准的方法。将BDS接收机的1PPS所激发的可调脉冲作为中断,通过FPGA主控芯片的控制实现对惯性传感器以及卫星导航模块的数据采集编帧和计时,然后由DSP实现对时延误差的计算以及外推拟合补偿,从而达到INS/BDS实时数据同步对准的目的。多次试验对比表明,该方法能够将位置精度提高50%左右,能够达到并且完成数据对准的要求,有一定的工程应用价值。     

基于FPGA+DSP的微小型捷联惯导系统的设计

为满足导航系统设计的小型化、实时性要求,本文提出了一种基于FPGA＋DSP的实现方案。该方案的设计思路是：将FPGA映射到DSPEMIF的一段地址空间,并用FPGA来完成多通道信号的采集;DSP根据接收到的数据完成导航解算并以总线（如CAN）形式输出给控制设备和外部测试设备。本文重点介绍了惯性测量单元、数据采集与接口电路和导航计算机等方面的硬件和软件设计;最后对已完成的试验样机进行全面性能测试,结果表明此设计可以达到预期的设计要求。     

基于DSP和FPGA的导航系统硬件平台设计

导航计算机是捷联惯性导航系统中的核心部件,主要完成初始对准和导航计算,通常由高性能、高精度的计算芯片构成.基于DSP和FPGA技术,设计应用于导航系统的导航计算机,通过时序控制和程序设计,解决了DSP芯片的自举引导、芯片之间通信、脉冲信号计数和导航计算等问题.通过长航时导航实验测量,电路能够长时间稳定工作,测量的陀螺计数误差小于e-10,导航实验速度误差小于±0.5 m/s,最大的导航径向误差0.490 8 nm,在24 h内的导航精度达到0.5 nm.平台能够提供精确快速的测量和计算数据,为惯性导航系统发挥重要作用.     

基于DSP-FPGA的通用数字控制器硬件设计

为了使通用数字控制器的硬件电路与软件程序标准化和模块化,提高数字控制器的实时性、稳定性、抗干扰性,介绍了一种基于DSP+FPGA系统架构的通用数字控制器硬件设计,对控制器及主CPU板的设计方案、主CPU板上的电源管理电路、数字信号处理器DSP及其外围设计、现场可编程门阵列FPGA的配置电路、总线驱动电路作了详细说明.实...     

运动目标检测与跟踪中FPGA的应用

运动目标检测与跟踪需要处理大量的视频数据,FPGA并行处理的工作方式和可重复执行多任务的能力,使其在视频数据运算与处理中能够发挥很大作用。讨论了FPGA结合DSP实现目标检测与跟踪的技术方案,重点研究了以FPGA构建图像预处理环节中处理器的设计方法。仿真和实验结果表明,基于FPGA的处理器能够完全满足图像预处理中运算量大、重复性强、速度高的要求,有效地缓解了DSP在后续的目标检测与跟踪中数据运算处理的压力,使得系统更加实时、准确、高效。     

嵌入式网络控制系统设计与实现

为了实现嵌入式网络接口控制系统,提出了基于网络接口芯片AX88180与TMS320F2812DSP控制芯片的嵌入式解决方案。完成了该系统的硬件设计与软件实现方案。嵌入式网络控制系统硬件组成包括DSP处理器、FPGA控制器、以太网控制器AX88180芯片、物理层控制器88E1111芯片、网络控制接口等主要部分,其中TMS320F2812DSP处理器负责通信协议控制,FPGA处理器完成网络数据与并行总线数据之间的转换,并控制SRAM芯片的读写操作,AX88180芯片负责对网络接口的数据格式转换,DSP与FPGA之间采用SRAM进行数据交换。实验结果表明,在网络通信速度为1Gb/s,通信频率为100Hz/s的情况下,系统工作稳定。     

FPGA在开关磁阻电机全数字控制系统中的应用

提出了基于数字信号处理器(DSP)和现场可编程门阵列(FPGA)的开关磁阻电机全数字控制系统,对DSP和FPGA的功能进行了分配,具体设计实现了基于FPGA的位置细分功能。仿真与试验结果表明,设计的开关磁阻电机调速系统具有高效、实时、动态性能好、转矩脉动小等优点。     

采用DSP和FPGA直驱阀用音圈电机驱动控制系统

针对直驱阀用音圈电机控制系统的性能要求,以及现有电机驱动控制器存在的不足,提出一种基于浮点数字信号处理器(DSP)和现场可编程逻辑门阵列(FPGA)的驱动控制器结构方案.根据系统驱动控制所需功能以及DSP和FPGA各自的特点,进行了功能划分.其中:DSP作为主处理器,主要负责完成上电自检、系统初始化、通讯、以及位置环计...     

基于并行数据处理结构的电能质量在线监测

提出了基于现场可编程门阵列器件FPGA与数字信号处理器DSP并行结构的在线电能质量监测与分析 .由FPGA同步产生系统控制时序,并充分利用FPGA与DSP各自在数字信号处理领域中的特点,在FPGA内设计了16位浮点FFT运算模块用于谐波分析,应用DSP实现电压波动与闪变等电能质量指标数据的计算,采用FPGA与DSP并行数据处理的方式,达到采样与数据处理的同步进行的目的,从而完成对多路信号的无缝采样与分析.     

一种导航计算机检测设备

本文提出了基于虚拟仪器技术和自动化测试技术相结合的导航计算机检测设备。设备的上位机运行LabVIEW程序产生载体姿态信号,将信号通过RS232传输,最后在基于FPGA的硬件电路上产生与真实陀螺相同的输出信号。被测导航计算机在此输入信号下工作并给出导航计算的输出结果。数据采集由上位机完成,并以此评判导航计算机的状态,完成现场快速测试和故障诊断。本文主要论述上位机的工作,对FPGA的应用也作了简单介绍。     

基于FPGA的惯性导航系统设计

本文采用FPGA开发了一种嵌入式低成本的惯性导航系统,通过对硬件结构的描述分析了系统中各个电路模块的功能,给出了各个模块的实现方法.结合惯性器件的接口方式,给出了FPGA接口的实现方法,实现了NIOS2集成开发环境下获取惯性器件的C程序.最后,实验证明本方案可行.     

CORDIC算法在基于FPGA的PMSM控制器中的应用

在基于FPGA的交流永磁同步电机(PMSM)高精度控制器算法中,CLARK-PARK变换和空间矢量脉宽调制(SVPWM)运算是必须的.其中CLARK-PARK变换需要做正余弦运算,SVPWM运算中的扇区的判断和控制输出力矩的波动也需要从直角坐标到极坐标的转换,这些运算使用传统方法在FPGA中都难以实现.在此引入Coorclinate rotation digital computer(CORDIC)算法,设计适合PMSM控制器使用的CORDIC处理器,讨论CORDIC处理器实现过程中的定点数处理问题,以及迭代次数与精度的关系,并给出具体的实现方法和硬件测试结果.实验证明:CORDIC处理器可以在0.5μs内完成正余弦运算或者直角坐标系到极坐标系的转换,占用很少的FPGA硬件资源,速度快,精度高,对于解决这类问题非常有效.     

System-on-a-programmable-chip development platforms in the classroom

This paper describes the authors' experiences using a system-on-a-programmable-chip (SOPC) approach to support the development of design projects for upper-level undergraduate students in their electrical and computer engineering curriculum. Commercial field-programmable gate-array (FPGA)-based SOPC development boards with reduced instruction set computer (RISC) processor cores are used to support a wide variety of student design projects. A top-down rapid prototyping approach with commercial FPGA computer-aided design tools, a C compiler targeted for the RISC soft-processor core, and a large FPGA with memory is used and reused to support a wide variety of student projects.     

高精度惯导系统信号处理平台的设计与实现

针对中高精度惯性导航系统中,陀螺仪和加速度计输出信号精度高、随机漂移小、动态范围大等特点,设计并实现了1种基于TI公司TMS320C6713B型DSP和Spartan-ⅡE系列XC2S50E型FPGA的高精度惯导系统信号处理平台.在简要介绍平台总体设计的基础上,重点探讨了A/D采集模块的硬件电路以及时序逻辑设计,关键硬...     

基于FPGA与ARM的智能合并单元设计

针对智能变电站信息数字化、功能集成化、结构紧凑化的要求,分析了IEC 60044-8、IEC 61850-9-1/2标准对合并单元的定义,在此基础上设计了一种基于现场可编程门阵列(field-programmable gate array,FPGA)与高级RISC微处理器(advanced RISC machines,ARM)的智能合并单元。辅处理器FPGA负责多路数据的同步接收,并集成逻辑判别机制软件实现母线的并列运行和切换;主处理器ARM负责FPGA的实时控制并将采样值按IEC 61850-9-2标准通过以太网发送,采用预配置采样值控制块实现采样值传输模型的灵活定义,避免了制造报文规范(manufacturing message specification,MMS)映射的实现困难。试验结果表明了设计方法的可行性和正确性。     

基于FPGA全自动浪涌保护器热稳仪设计

为提高浪涌保护器(SPD)热稳定测试的效率,采用现场可编程阵列(FP-GA),基于可编程片上系统(SOPC)技术,对SPD热稳仪进行设计与开发。设计了相关控制策略,实现了由变频电源、变压器等器件组成的硬件电路,给出了Nios II处理器的相关配置。利用VB语言开发的上位机系统软件,实现试验流程输入、升降压按钮操作及波形显示和参数计算等功能。应用FPGA作为下位机处理器,实现对热稳定测试流程的控制。样机验证结果表明,电流误差均在±3%,符合设计要求,可为热稳定测试提供按照流程自动变化的恒定交流电流,同时可监测SPD的电压、电流和温度,具有较高的精度和效率。