铜互连布线及其镶嵌技术在深亚微米IC工艺中的应用

近几年来 ,随着 VLSI器件密度的增加和特征尺寸的减小 ,铜互连布线技术作为减小互连延迟的有效技术 ,受到人们的广泛关注。文中介绍了基本的铜互连布线技术 ,包括单、双镶嵌工艺 ,CMP工艺 ,低介电常数材料和阻挡层材料 ,及铜互连布线的可靠性问题     

铜布线和SOI

回顾ＬＳＩ的发展历史,Ａｌ布线取得了巨大的成功。铜（Ｃｕ）布线与之相比,最大的优势是电阻更低,抗电迁移性强,因此随着器件频率的提高尤其是高速微处理器的出现,对铜布线实用化的期待日益升高。但是,铜布线的引入不是简单地将互连材料由铝换成铜。由于铜与铝的物理、化学、机械和电特性等的差异,引入铜布线就意味着不得不更新以铝布线为基础建立的一大批成熟技术,并且开发一系列铜布线的突破性技术如ＣＭＰ（化学机械抛光）技术、以铜的ＣＶＤ为基础的嵌入式（Ｄａｍａｓｃｅｎｅ）工艺等和解决铜的抗氧化性差、层间介质平坦化等…     

用于钴互连CMP抛光液的研究进展

当集成电路技术节点进入10 nm及以下，传统的铜(Cu)互连材料面临着阻容(RC)延迟高、电子散射强等问题，钴(Co)作为制程工艺中的新材料，以其更低的电阻率、更高的硬度和更低的平均电子自由程，成为了替代Cu作为互连材料的优选金属。化学机械抛光(CMP)是去除Co布线层多余材料，实现全局平坦化的唯一技术。而抛光液作为CMP工艺中最重要的耗材之一，其性能的好坏直接决定了晶圆的抛光效果和良品率。回顾了近年来钴互连金属材料的各种新型抛光液的国内外研究进展，讨论了不同化学添加剂对Co材料的去除速率、腐蚀抑制和表面质量的影响。同时总结了钴互连CMP抛光液面临的挑战及发展方向。     

采用铜互连技术的FPGA产品及其应用

为什么使用铜金属互连技术? 最近Xilinx公司开发的现场可编程逻辑器件(FPGA)采用了铜互连技术,例如Virtex-EM(″EM″表示扩展存储器)系列。 Virtex-EM系列器件的最上两层金属层用铜线代替传统的铝线,提供电源以及为重要的I/O和时钟信号进行布线。与铝相比,铜连线的明显优点是:其阻抗系数只有铝的一半,减小了供电分布中的电压下降,同时还减     

市场要闻

复旦-诺发高级铜互连工艺技术研讨会举办日前,由复旦大学和美国诺发系统有限公司主办,铜互连技术研讨会在上海复旦大学复旦-诺发互连研究中心顺利举行。在这个国内首次举行的高层次铜互连专题研讨会上,专家们就铜互连技术在先进微电子器件制造工艺中这一关键技术进行了交流与讨论。     

MCM-D多层金属布线互连退化模式和机理

介绍了MCM-D多层金属互连结构的工艺及材料特点，并就Cu薄膜布线导体的结构特点和元素扩散特性。说明了多层布线互连退化的模式和机理，以及防止互连退化的技术措施，实验分析表明，Au/Ni/Cu薄膜布线结构的互连退化原因是，Cu元素沿导带缺陷向表层扩散后，被氧化腐蚀，导致互连电阻增大，而Cu元素在温度应力作用下向PI扩散，导致PI绝缘电阻下降。     

Influence of Interconnection Configuration on Thermal Dissipation of ULSI Interconnect Systems

应用一个三层互连布线结构研究了诸多因素尤其是布线的几何构造对互连系统散热问题的影响,并对多种不同金属与介质相结合的互连布线的散热情况进行了详细模拟.研究表明互连线上焦耳热的主要散热途径为金属层内的金属线和介质层中热阻相对小的路径.因此互连系统的几何布线对系统散热具有重要影响.在相同条件下,铝布线系统的温升约为铜布线的ρAl/ρCu倍.此外,模拟了0.13μm工艺互连结构中连接功能块区域的信号线上的温升情况,探讨了几种用于改善热问题的散热金属条对互连布线的导热和附加电容的影响.     

超大规模集成电路互连系统的布线构造对散热的影响

应用一个三层互连布线结构研究了诸多因素尤其是布线的几何构造对互连系统散热问题的影响,并对多种不同金属与介质相结合的互连布线的散热情况进行了详细模拟.研究表明互连线上焦耳热的主要散热途径为金属层内的金属线和介质层中热阻相对小的路径.因此互连系统的几何布线对系统散热具有重要影响.在相同条件下,铝布线系统的温升约为铜布线的ρAl/ρCu倍.此外,模拟了0.13μm工艺互连结构中连接功能块区域的信号线上的温升情况,探讨了几种用于改善热问题的散热金属条对互连布线的导热和附加电容的影响.     

国际新闻

正应用材料公司发布15年来在互连科技中最大的材料变革日前,应用材料公司推出Applied Endura誖VoltaTMCVD Cobalt系统,这是一款在逻辑芯片铜互连工艺中能够通过化学气相沉积实现钴薄膜的系统。钴薄膜在铜工艺有两种应用,平整衬垫(Liner)与选择性覆盖层(Capping Layer),将铜互连的可靠     

薄型化三维封装

<正> 日本 North 公司的最新技术——利用铜凸点互连铜布线层,实现了既可靠又便宜的铜-铜直接互连;同时更容易实现一个封装体内多个芯片的叠层封装。用现有的逻辑芯片和存储器芯片封装在一个封装体内组成一个系统,取代在一个芯片上进行系统集成,可以大大缩短开发周期。但是,常规的引线     

铜互连及其相关工艺

介绍了铜互连、金属间低K绝缘层和CMP工艺。ITRS2001/1999对铜互连、金属间低K绝缘层和CMP工艺提出了具体的要求和进程。ITRS2001比ITRS1999整整提前了一年。铜互连和金属间低K绝缘层可解决布线RC延迟问题,CMP可解决晶圆表面不平整问题。IC特征尺寸、铜互连层厚度、金属间低K绝缘层厚度和Cu/低K鄄CMP所用研磨膏粒子尺寸都已步入纳米级,从而进一步提高了高端IC的密度和速度。     

布线图案导致的集成电路平坦化损伤研究

使用化学机械抛光(CMP)的方式,对商用芯片进行拆解,获得了不同制造工艺的铜/低k介质互连结构样品。通过对所获得的32 nm制造工艺的铜/低k介质互连结构样品进行进一步的化学机械抛光实验来研究抛光过程中出现的损伤。实验结果发现,抛光压力过大和过小分别会造成宏观缺陷和导线腐蚀,互连线的分布会导致导线自身的碟型缺陷、不同图案布线结构交界两侧明显的表面高度差异以及同一图案布线结构内部的表面周期性高度起伏。这种表面高度差异可以通过预补偿的方式得到一定的改善。     

先进封装铜-铜直接键合技术的研究进展

在后摩尔时代,先进三维封装技术成为实现电子产品集成化、小型化的重要出路。应用于封装互连的传统无铅锡基钎料由于存在金属间化合物脆性、电迁移失效、制备工艺限制等问题,已不再适用于窄间距、小尺寸的封装。金属铜的电阻率低、抗电迁移性能好,其工艺制备尺寸可减小到微米级且无坍塌现象。铜-铜（Cu-Cu）直接互连结构可以实现精密制备以及在高电流密度下服役。对Cu-Cu键合材料的选择、键合工艺的特点及服役可靠性的相关研究进展进行了总结。     

名词术语释义——大马士革镶嵌工艺

采用Cu—CMP的大马士革镶嵌工艺是目前唯一成熟和已经成功用于IC制造中的铜图形化工艺。据预测，到了0．1μm工艺阶段，将有90％的半导体生产线采用铜布线工艺。在多层布线立体结构中，要求保证每层全局平坦化，Cu—CMP能够兼顾硅晶片全局和局部平坦化。     

铜互连可靠性分析

在简要的对铜互连和铝互连进行了比较后,本文从材料特性和集成工艺两方面讨论了铜互连和铝互连对可靠性的不同影响,并详细的分析了一个关键的可靠性失效机理:电迁移(包括通孔损耗和连线损耗).最后讨论了影响铜电迁移的一些工艺要素,如通孔、阻挡层和覆盖层.     

铜布线面临生产实际挑战

铜布线工艺 在集成电路布线中,铝被广泛使用,其布线工艺较为简单。1997年9月,IBM公司率先推出一种称为CMOS7S的新技术,该技术在集成电路设计中采用铜代替铝作为外部导电材料,使电路布线的尺寸更加微小,芯片处理逻辑运算的能力更强。     

ULSI多层铜布线CMP影响因素分析研究

研究了ULSI多层互连工艺中铜布线的CMP的机理;对影响抛光速率和抛光后表面状态的诸因素,如抛光条件、抛光方式和抛光耗材进行了分析;特别针对抛光液对铜布线CMP的影响,提出了目前存在的主要问题,并对未来的研究方向和研究内容进行了展望。     

《半导体国际》互连技术研讨会2008

主题步入深亚微米的互连技术半导体产业发展至今,大部分时间内Al互连技术都扮演了极为重要的角色,铝材料和SiO2一直作为制造集成电路中的微连线或配线：0.13微米以下的设计标准中,采用铝微连线制造的器件开始在可靠性方面出现问题,铜互连工艺应运而生。基于双大马士革的Cu工艺,高／低K介质材料等已成为业界热门话题,进一步改善互连性能的需求,推动今后互连技术的发展。     

纳米工艺提高了LSI铜布线的可靠性

位于日本东京的NEC公司开发出了一种能够在不牺牲布线性能的情况下提高下一代LSI电路中铜布线的可靠性的纳米工艺。该工艺包括两个部分:即在通孔连接界面上插入一层超薄的钛(Ti)薄膜,以及采用氟化碳氮化物(FCN)薄膜来解决长期困扰半导体制造商的一个难题,就是在0.1μm以下的多层布线中出现的可靠性下降。当把钛薄膜加到位于铜布线之间的芯片顶层和底层时,它起胶合剂的作用,可将由应力造成的位移,以及通常与密封装置中的通孔破裂相关联的电迁移减小93%。该工艺通过减小应力和抑制铜迁移的方法在铜通孔处实现了更强的键合。Ti的表面电阻…     

FPGA的布线开关和互连线段的优化设计

文章以TSMC'0.35μm,三层金属CMOS工艺为基础,对FPGA互连资源中布线开关和互连线段进行了具体分析。研究表明,布线开关中同时混合使用传输门和三态缓冲器以及采用不同逻辑长度的互连线段组合时将会产生较好的面积-延时值。