共查询到19条相似文献,搜索用时 93 毫秒
1.
2.
提出了一种全数字时钟锁相环的设计方法,采用一种基于FPGA+DDS的设计,采用数字鉴相,用数字环路输出来控制DDS的输出频率,算法灵活,可移植性强,可广泛应用于调制解调器或其它电子设备的设计。 相似文献
3.
4.
本文由光通信系统中定时抖动功率谱的一般表达式,分析比较了平方律(SL)和线性整流(LR)两种不同非线性电路(NLC)的抖动特性。 相似文献
5.
提出了一种从 E1信号中提取时钟的全数字锁相环。采用半脉宽移动技术设计数控振荡器 (DCO) ,使输出时钟占空比的误差小于 4%。经实验证实 ,在输入信号的频率范围为 2 .0 4 8MHz± 90 ppm且抖动满足 ITU- T G.82 3的情况下 ,该电路完全可以用于从 E1信号中提取时钟。采用数字锁相环对系统集成大有好处。 相似文献
6.
高速ADC的低抖动时钟设计 总被引:5,自引:0,他引:5
本文首先分析了采样时钟抖动对ADC信噪比性能的影响,然后指出产生时种抖动的原因,最后给出了两种实用的低抖动采样时钟产生方案:基于低相位噪声VCO(压控振荡器)的可变采样时钟的产生及基于极低相位噪声温度补偿晶振的非可变采样时钟的产生。 相似文献
7.
我们提出一种从E1信号中提取时钟的全数字锁相环,并采用半脉冲移动技术设计数控振荡器,使得时钟占空比的误差小于4%,经实验证实,完全可以用于从数字信号中提取时钟,由于数字集成电路发展而采用数字锁相环对系统集成大有好处。 相似文献
8.
基于FPGA的积分型数字锁相环的设计与实现 总被引:1,自引:0,他引:1
位同步时钟信号的提取是通信系统中的关键部分,应用数字锁相环可以准确地从输入码流中提取出位同步信号.本文简要介绍了数字锁相环的基本原理,在详细介绍了积分型超前—滞后数字锁相环的工作原理的基础上,利用VHDL语言对该系统进行了设计,给出了数字锁相环路主要模块的设计方法及仿真结果,得到了该系统的顶层电路,其中重点分析了积分型数字鉴相器的原理,给出了设计过程;并根据系统的参数进行了性能分析,最后给出了整个系统的功能仿真结果.具有一定的工程实用价值. 相似文献
9.
针对X光安检机系统控制信号传输中采用传统串行通信方式所存在的问题,提出一种利用数字锁相环技术实现串行数据时钟提取的硬件解决方案。该设计基于FPGA进行开发,并针对安检机中串行控制数据传输的数字锁相环进行研究,设计了适用于FPGA的串行时钟提取系统,最终采用Verilog语言实现。该设计经过安检机系统的硬件平台实际测试,最终经过Signal TapⅡ读取实时数据进行验证,可以论证该方案的时钟捕捉周期短,捕捉精度也满足安检机系统要求,从而实现了安检机系统数字控制信号的单线路传输,有效地提高传输的可靠性。 相似文献
10.
11.
12.
数字时钟的特点是以数字显示秒、分、时,它是一种相较于传统机械时钟更准确、更直观的时钟装置,数字时钟也不需要机械传动装置,所以被广泛使用。在日常生活中我们随处可见数字时钟,数字电子钟以两种方式实现:单片机控制,数字集成电路构成。本次设计是由数字集成电路构成的数字电子时钟。 相似文献
13.
ADN2814时钟和数据恢复IC在光纤通信中的应用 总被引:2,自引:2,他引:0
介绍了时钟和数据恢复器件ADN2814的主要性能、内部结构和引脚功能.给出了ADN2814在信号传输中的应用电路,同时介绍了系统中时钟和数据恢复器件的选择方法及应用分析。 相似文献
14.
分析了全数字APL解码器的一般原理,并结合具体应用讨论了解码器与后面的数字处理部分之间的缓冲控制。 相似文献
15.
16.
For high‐precision timing synchronization in feedback Gardner algorithm and different feedforward nonlinear algorithms, timing jitter reduction is the key problem, especially with a small roll‐off factor in high‐order modulation. Through the elaborate analysis about the timing jitter, this paper proposes a new prefilter design method based on finite impulse response structure. Using a suitable Kaiser window for suppressing the sidelobe energy of the proposed prefilter, this method can further decrease the complexity of filter design and eliminate most part of the pattern noise. Compared with the previous prefilter design algorithms, the approach has a better improvement in steady‐state phase jitter reduction without increasing the capture time in Gardner timing error detector. Meanwhile, with such kind of prefilter, the performance of logarithmic nonlinearity is better than that of square law nonlinearity, this is not reported in literature. Simulation results show that the residual timing jitter in both kinds of algorithms is closed to the modified Cramer‐Rao bound when the roll‐off factor is equal to 0.1 in 1024QAM. 相似文献
17.
18.