基于BCH码的NAND Flash纠错算法设计与实现

针对当前NAND Flash存储结构的特性,提出一种纠错能力较强的ECC校验电路结构,设计一种高效并行的BCH编译码器的电路,在关键方程计算过程中采用了无求逆的BM算法,避免了迭代过程中的有限域求逆运算.通过流水线技术与乒乓操作技术,实现 以较小的硬件资源开销提高纠错电路的数据吞吐性能.该ECC纠错电路在Xilinx Vivado上进行仿真,并测试分析.通过测试可以发现,在相同的系统时钟频率下,该ECC纠错电路的数据吞吐率是典型串行纠错电路的8倍,并且通过两级流水线的译码方式,使得译码速度得到大幅度提升,很好地提高了译码效率,同时纠错能力能够满足当前NAND Flash技术的要求;与传统的 NAND flash 纠错电路相比,该纠错电路结构可移植性强,并且灵活性较强,通过调整BCH码的校验位数目,即可满足不同的纠错要求.     

在XF16校验装置上实现低量值电流表的校验及其可靠性措施

本叙述了为在ＸＦ１６交，直流精密电表校验装置上实现低量值电流表的校验所采取的改进措施，并在此基础上，对改进装置进行全面分析，找出影响其检测质量的各种因素，并采取措施消除或减小这些因素的影响，使其能够稳定可靠，提高了该装置的电流测量范围，同时又保证了整体装置的测量精度，为精密电工仪表的制造，生产，检测工作提供了一个更可靠的保障。     

基于FPGA的飞行校验多模信号采集与处理设计

针对仪表着陆系统(ILS)、甚高频全向信标(VOR)等的飞行校验需求,设计了一种基于FPGA的多模信号采集与处理系统。选用普通导航接收机接收信号,以FPGA作为逻辑和时序控制核心。系统包含了模拟信号调理和A/D转换、无线电系统总线(RSB)接口、ARINC 429总线接口、USB总线接口等的相应软硬件设计,首次在国内提出RSB软硬件实现方案。根据ILS与VOR的信号特点,并且分析了FPGA有限字长的影响,设计了数字滤波器,实现了在FPGA上的校验信号处理。经过验证,设计能够为飞行校验平台提供有效的数据,并且具备较强的可移植性,符合要求。     

石油测井中纠错编码的设计及其FPGA实现

针对石油测井中可靠性的要求,本文提出了一种纠错编码的设计方案。该设计采用基于乘积码的编码方案,外码和内码采用的都是BCH码。并详细介绍了用FPGA实现该编码方案的方法,包括BCH码的编译码和交织编码。     

单相电压监测仪校验装置的设计

电压监测仪的校验工作量大、效率和精度低,为保证电压监测仪性能指标,研制了一种对单相电压监测统计仪进行精度、灵敏度、谐波、时间试验的校验装置。装置以高速单片机为核心,利用丰富的PC机资源、融合FPGA(F ield Programm ab le Gates Array)技术、点阵图形液晶等技术,实现监测仪误差校验过程的自动控制、微机数据管理、程控操作、故障保护。实验结果表明装置综合误差为0.1级,输出电压失真度小于0.5%,系统运行准确、数据传输可靠、操作方便及功能完善。     

在SOC中实现Nand Flash控制器的方法

提出了在一款基于ARM7TDMI CPU CORE的片上系统(SOC)芯片中的Nand Flash控制器实现方案及其在Uclinux下的驱动移植.该设计方法已通过了RTL级验证、FGPA验证,并在实际芯片的演示样机上得到了具体实现.     

基于虚拟仪器技术的电子式互感器校验装置的设计与实现

电子式互感器等智能传感器是智能电网建设关键技术之一,智能电网的发展离不开智能化互感器测量、计量和监测技术的发展,为确保电力系统的安全经济运行以及电能计量、贸易结算的准确公正,研发了具有自主知识产权的电子式互感器误差校验装置,设计并搭建了电子式互感器智能校验平台,首次将一体化设计与计算机虚拟仪器技术相结合,支持多模式(模拟、电数字、光数字和以太网等)输入信号,具有输入信号与采集系统的物理量程自适应功能,支持多种校正系数输入和自动报表生成,研究成果有效带动数字化变电站中计量检定工作的开展,实现了计量检定工作的全覆盖。     

基于FPGA的LDPC译码器的设计与实现

为提高译码性能,本文基于CCSDS标准中应用于近地空间的（8176,7154）LDPC码,根据归一化最小和译码算法理论,设计实现了尺度因子可变的LDPC译码器。本次译码器的设计主要对校验结点量化数据进行优化处理,设计实现了尺度因子随迭代次数变化而变化,且尺度因子值以2的倍数为基数,采用右移相加代替校验结点数据与尺度因子的乘法运算,简化硬件实现。此外,增加了译码校验模块来检验经校验结点与变量结点迭代计算后的码字是否译码成功,译码成功或到达设定的最大迭代次数后将数据发出。基于FPGA设计实现了LDPC译码器,其中硬件设计中采用部分并行的译码电路,合理利用硬件资源。在信噪比为1.8、最大迭代次数为15时,通过仿真及板级验证,并对比尺度因子值为0.5、0.75及尺度因子可变时的译码结果,证明了可变尺度因子NMS译码算法可以实现译码功能且具有较好的译码性能。     

电力线通信中LDPC译码器的优化设计与实现

电力线信道的噪声干扰很强,严重影响通信系统性能。文章提出了一种适于电力线通信中LDPC码的译码器硬件结构优化方法,并通过FPGA设计实现。算法的修正过程只包含简单的算术和逻辑运算,便于FPGA实现。本文方案提供的结构与常用的部分并行译码结构相比,节省了大量硬件资源。经软硬件仿真验证,硬件BP实现结构性能接近浮点BP算法,能应用于电力线通信等信噪比较低的传输领域。     

译码校验：条形码的解密和安全校验

之前我们通过探究条形码的规律,得出了一些规律,即用等间距的黑色线条1表示黑色,0表示白色。接下来我们就对所有的code39型条形码进行完全解密。     

基于FPGA技术的合并单元的实现方法

合并单元是连接电子式互感器与二次设备的接口单元,基于合并单元与电子式互感器接口通信具有多任务并行处理等特点,提出一种用FPGA技术实现此接口的方法,通过仿真分析,证明其可很好地满足合并单元数据传输的实时性。     

SVPWM的SG设计及FPGA实现

根据SVPWM的基本原理,提出了一种软件和硬件相结合设计的SVPWM新方法.利用人工神经网络计算参考电压矢量,而参考电压矢量所在扇区用感知器网络进行判断,矢量作用时间及开关开通时间采用软件和硬件相结合的设计方法进行计算.整个系统在System Generator（SG）中进行建模和仿真,成功后将模型下载到FPGA芯片,产生了SVPWM波形,实验证明了该方法的有效性.     

基于FPGA数据采集系统

文中采用FPGA作为AD与DSP之间的接口,使FPGA在受控于DSP的同时完成对AD的控制.利用FPGA在系统可编程的特点和IP核技术,实现了对AD复杂的数据采集控制及数据缓存功能.     

基于PLC自动重合闸的设计与实现

针对传统的电磁式重合闸装置存在动作级数多、触点粘连等不可靠因素,采用PLC实现自动重合闸,对其进行硬件设计和软件编程,所用元件极少,故障率大大降低,克服了电磁式重合闸控制方式的不足.控制柔性好,控制系统的供电可靠性高.     

基于FPGA的多通道数据采集电路的设计及实现

介绍了一个基于FPGA的多通道信号采集电路.该电路以FPGA芯片XC3S400作为电路的主控制器,采用电子开关ADG708对7路信号进行了循环采集,使用AD7667作为模数转换器,由主控制器FPGA控制,将采集到的模拟信号转换为数字信号.然后,通过单片机CY7C68013与上位机通信,将采集到的信号通过上位机软件读出并画图显示.通过试验已验证了该采集电路的功能的有效性.     

基于IP核的智能化电器SOC设计与实现

提出了基于IP核的智能化电器系统芯片设计方法。在综合分析智能化电器内容的基础上 ,自行设计了构成微机保护芯片的数据采集、数据处理、保护算法、数据和任务调度等一系列模块。并将其组合实现了完成线路保护的系统芯片设计。通过在FPGA上的硬件仿真和对实际构成的保护单元的实际测试 ,验证了芯片设计的正确性。在现有设计基础上通过IP复用 ,只需改变保护算法模块和重新设置数据与任务调度模块就能设计用于其他电力设备保护的芯片。该芯片和微处理器结合构成了当今比较理想的智能化电器设计硬件平台。     

基于FPGA的GFPT协议的设计与实现

根据光传输网的发展现状和趋势,详细比较了通用成帧协议两种映射方式的优缺点,并分析了GFPT透明传输方式在OTN传输网的应用前景。重点阐述了GFPT协议的FPGA设计实现方法。设计的GFPT模块功能在Xilinx的Virtex4 FPGA上得到验证,工作频率达到166MHz。