基于滤波器电路设计多层带通频率选择表面

针对传统多层频率选择表面（frequency selective surface，FSS）的设计存在计算量大、耗时长等问题，提出了一种基于滤波器理论和FSS等效电路设计多层FSS的方法.该方法先由滤波器理论综合得到多层FSS的等效电路，再利用FSS等效电路的反演方法将其电路模型转换成多层FSS的结构参数.物理过程简单直观，可以实现任意层数的高阶FSS的快速精确设计.为了验证该方法的准确性，完成了一种K波段带通型三阶FSS天线罩设计以及实物样件加工、测试.测试结果表明该天线罩的传输曲线与滤波器理论设计结果基本一致，且对天线辐射方向图的影响较小，为多层FSS的精确设计提供了一种精确理论设计方法.     

Tunable frequency selective surface using liquid substrates

The passband of a convoluted slot array is switched in frequency by exchanging liquid substrates. In the example illustrated, liquid with ε_r ≃ 2.2 gives a 3 GHz frequency shift and a 16 dB change in the transmission coefficient at 17 GHz     

基于频变耦合结构的波导滤波器设计方法

针对传统波导滤波器设计中没有考虑耦合结构频率特性导致带宽设计较窄问题,提出了一种基于频变耦合结构的波导滤波器设计方法,该方法将耦合结构等效为一个频变的阻抗变换器,通过等效电路变换将变换器频变特性的影响转换为对谐振腔电抗斜率参数的影响。最后,通过一个宽带波导滤波器的设计实例验证了该方法的有效性。     

Design of selective CIC filter functions

The aim of this letter is to provide graphs which can be used to design a novel class of selective CIC (Cascaded-Integrator–Comb) filters given insertion loss specification. The goal is to choose the free integer filter parameters such that the filter function yields a desired frequency response. To determine the filter parameters needed to satisfy the desired specifications, one can use the graphs of normalized passband and stopband cut-off frequencies versus filter order N. Two graphs, one for maximum attenuation in the passband and one for minimum attenuation in the stopband, are given here. Achieved improvement of performances of the novel class of CIC filter functions over the classical CIC filters is also given. In case of N = 7, the novel class of CIC filter functions gives improvements of 27.68 dB, 47.29 dB and 66.53 dB for different values 1, 2 and 3 of free parameter L, respectively.     

曲面双层带通频率选择表面天线罩设计

针对复杂曲面外形严重影响频率选择表面（ FSS)天线罩传输特性的问题,提出了一种基于表面寻迹技术的曲面FSS天线罩设计方法。首先通过平面网格剖分对曲面进行拟合及表征,然后采用表面寻迹算法对FSS阵列的排布位置进行计算,最后将平面FSS结构投影于曲面外形,从而提高了曲面FSS阵列的排布及建模精度。采用该方法完成了某K频段A夹层曲面FSS天线罩的设计及测试,结果表明该曲面FSS罩的传输特性与平面FSS基本一致,且对天线辐射方向图影响较小,有效消除了复杂曲面外形对天线罩传输特性的影响。     

X波段发卡式带通滤波器设计

采用引入传输零点的方法设计了一款发卡式带通滤波器。该滤波器由5个发卡单元构成,中心频率为8.6GHz.。通过在第2和第4个发卡谐振器上并联微带开路线的方法引入传输零点,来实现更好的边带抑制。通过调节并联微带线的长度来控制传输零点的位置,实现对边带抑制效果的有效控制。     

一种Ku频段弯折结构小型化频率选择表面

针对当前微波系统对小型化频率选择表面的需求,提出了一种基于弯折结构的小型化频率选择表面,通过将三极子和末端圆弧组合的方式实现尺寸的缩减。对设计的结构进行了仿真设计与加工测试,实验结果表明,其谐振频率为13.06 GHz,呈现带通特性,单元尺寸为谐振波长的0.16倍,-10 dB带宽为0.159 GHz,并且具有良好的入射角度稳定性。所采用的这种弯折单元结构的设计方法可以在其他小型化频率选择表面结构中应用。     

一种低频段小型化带通频率选择表面天线罩设计

具有陡峭截止性能的带通型频率选择表面(Frequency Selective Surface,FSS)在低频段天线设计中有重要应用需求,而传统带通型FSS设计在低频段存在单元尺寸过大和散射栅瓣等问题。为此,提出了一种低频段小型化的带通型FSS天线罩。该结构通过多层非谐振型FSS级联而成,并采用介质加载和FSS单元交叉曲折等小型化设计技术,使其具有S频段二阶带通空间滤波特性,相对带宽达到25%。同时,FSS单元尺寸减小至1/16λ0（λ0为中心工作波长）,天线罩电厚度约为1/20λ0 。基于带通FSS的等效电路模型,给出了详细的FSS单元小型化设计过程,完成了该S频段小型化二阶带通型FSS天线罩实物样件加工和传输特性测试工作,测试结果与全波仿真结果吻合较好。     

Design of a selective digital filter using the decimation technique

The implementation of an Intermediate Frequency (IF) filter in Digital Audio-VIsual Council (DAVIC) compliant modems is a particularly complex task. In previous works, we compared the performance of different designs (analog and digital) for the radio-frequency stage in a modem application. These designs have been evaluated for a particular case defined in the DAVIC recommendation. The design limits that were pointed out are mainly due, in the digital approach, to the high frequencies at which the IF stage must operate, and to the variation of the sampling frequency.

In this paper, we propose a digital implementation of the IF filter based on the decimation technique. The evaluation of the performance has been performed using the PTOLEMY software from the Berkeley University.     

选频滤波器负载外腔半导体激光器调谐特性的研究

本文分析选频滤波器负载外腔半导体激光器的调谐特性。从等效模型的受激条件出发,导出确定最大调谐范围的简单表达式,提出了计算在各种反馈强度下调谐曲线的方法,并解释近年来报道的有关实验结果。     

双阻带红外频率选择表面的设计

为实现在中、远红外两个大气窗口的低透过率,设计了一种基于六边形环状结构的双屏红外频率选择表面（FSS）,利用CST电磁软件进行仿真分析,发现该FSS在3~5 m和8~14 m两个波段内的平均透过率低于2.5%,实现了红外波段的双阻带;采用表面电流模式分析法和有效介质理论分析了该FSS的滤波机理,发现不同谐振点处由于屏间耦合或屏内单元间的耦合在谐振单元表面感应出对称分布的电流从而使散射总场增强,形成增强型反射,即比较理想的红外光阻带;最后研究了电磁波的极化方式、入射角度、介质属性以及结构参数对FSS传输特性的影响。结果表明该FSS具有良好的偏振稳定性和角度稳定性,介质属性和结构参数对其传输特性有较大影响。     

一种Farrow结构数字延时滤波器的设计

普通数字延时滤波器虽然结构简单,但系数计算过程复杂,在延时参数快速变化时,系数更新速度无法满足实时性要求,在工程应用上受限制。采用Farrow结构数字延时滤波器能够更加灵活高效地进行分数延时滤波,延时参数改变时,无需重新计算滤波器系数,更容易在现场可编程门阵列(FPGA)上实现。介绍了一种Farrow结构数字延时滤波器,提出采用基于对称结构的滤波器系数求解方法,并经过加权优化,获得最终Farrow滤波器的系数。系数计算过程中,通过对设计所得Farrow滤波器延时精度和误差的分析,调整加权因子的取值和滤波器阶数,进而提高延时精度。计算机仿真结果证明了加权对称系数求解Farrow滤波器系数方法的有效性和实用性。     

嵌入频率选择表面的Salisbury吸波屏设计

在分析传统Salisbury吸波屏的工作原理的基础上,阐述了通过嵌入带损频率选择表面(lossy FSS)来提高吸波性能的可行性,并基于该方案设计了一款能够在3.5~18.5 GHz频率范围内(相对带宽为136%)有效吸波的超宽带吸波结构,这种带损频率选择表面被嵌入在高阻表面(377?/□)和反射面之间。分析了该结构中的附加电阻大小、FSS单元结构和几何尺寸等不同参数对吸波性能的影响,并通过理论分析、计算仿真和实物测量,证实了在厚度相同的情况下,通过加载带损FSS可以使传统Salisbury吸波屏提高约62%的相对带宽,对雷达吸波材料的研发具有一定的指导意义。     

一种磁通门传感器的选频放大电路设计

由单个运放和电阻、电容网络构成的传统磁传感器信号处理电路中的选频放大电路是一种多环反馈型带通滤波器,其拥有电路结构简单、可靠性高、成本低等特点,但由于电路中电阻、电容的值较大,不易于集成。基于将磁通门传感器微型化的目的,在已有的Hspice磁通门探头信号产生模型的基础上,提出了一种由双二阶模块级联的开关电容带通滤波器来实现选频放大的方法,运用互补开关技术和动态范围定标技术,提高了滤波器的精度。利用Hspice进行仿真验证,结果表明:3 V供电电压下,与用CMOS技术实现的传统模拟带通滤波器相比,开关电容带通滤波器能较好地将磁通门传感器中的二次谐波进行选择并放大。     

可调频率跨导电容Chebyshev滤波器的设计及仿真

首先提出了一种新的跨导运放,其输入级采用了工作在线性区的MOS管作源极负反馈有源电阻实现其良好的线性度,输出级采用折叠式结构,并在电路中引入电压共模负反馈(CMFB)稳定其静态工作点。接着提出了一种新的利用开关电容技术调节跨导运放偏置电流值大小的电路,应用该电路可以精确调节跨导运放Gm值的大小,应用这些电路设计得到了四阶Chebyshev低通滤波器,并实现其频率的精确可调,0.35μm2层多晶硅,4层金属CMOS工艺Spicemodel仿真结果表明设计正确、有效。     

一种SLR结构陷波宽带滤波器的设计

在枝节加载谐振器（Stub-loaded Resonator,SLR）的理论基础上设计了一种陷波宽带滤波器,应用于3.0~6.7 GHz频段。该滤波器由一个倒T形短路枝节加载谐振器（Short SLR,SSLR）和一个基于半波长SIR基本结构的阶跃阻抗枝节加载谐振器（Stepped Impedance SLR,SISLR）构成。与传统陷波滤波器相比,该滤波器没有采用传统的缺陷地结构或缺陷微带结构,其陷波特性由SISLR与SSLR耦合所致,能够实现更好的设计灵活性。对电路进行了仿真和实物制作,仿真结果表明,插入损耗和回波损耗分别优于0.3 dB和12.2 dB,陷波的中心频率位于5.8 GHz,其分数带宽为6.8%。测试结果与仿真结果基本一致,体现了良好的电路性能。     

Design of a tunable frequency CMOS fully differential fourth-order Chebyshev filter

A new fully differential amplifier and a fully differential R-MOSFET-C fourth-order Chebyshev active lowpass filter employing passive resistors and current-steering MOS transistors as variable resistors are proposed. The implementation relies on the tunability of current-steering MOS transistors operating in the triode region which counteract the deviation of resistors in integrated circuit manufacturing technology in order that the cutoff frequency of Chebyshev active filter can be realized accurately tunable. The amplifier is not only with voltage common-mode negative feedback (VCMFB), but also with current common-mode negative feedback (CCMFB), which will benefit for the stability of its DC operating point. A cutoff frequency of 138 kHz fourth-order Chebyshev lowpass filter was designed and fabricated using 3.3 V power supply and 0.35 μm CMOS technology. Chip test results demonstrate better than −68 dB THD with 70 kHz, 2.0V_pp signal, frequency turning range of more than 14,000 from 3 Hz to 420 kHz, chip area of 0.36 mm² and power consumption of 16 mW.     

具有宽频特性带通频率选择表面的设计

基于高阶特性的频率选择表面（FSS）有更好的带宽展宽性,提出了利用高阶带通FSS的方法 来 设计具有宽频特性的带通FSS。设计了一种基于圆结构具有五层结构的FSS,利用仿真软件对 FSS单元进行计算和分析。分析结果表明：此五层结构的FSS具有三阶单通带性能,其绝对 带宽达到6.07 GHz,相对带宽达到72%,通带平稳光滑,通带内插损小,对不同角 度、 不同极化方式入射的电磁波保持很好稳定性。此FSS具有很稳定的宽频特性,从而验证了此 宽频带通FSS设计方法的可行性。     

新型结构LTCC小型化带通滤波器的设计

提出了一种基于LTCC的由五个新型谐振腔组成的小型化带通滤波器。结合电路仿真以及三维电磁场仿真,辅之以DOE(design of experiment)的设计方法,该滤波器被设计并进行仿真测试。结果表明,该滤波器中心频率为6.5 GHz,其1 d B带宽为1.4 GHz,在1~4 GHz和8~14 GHz频率上的衰减均优于40 d B,体积仅为3 mm×2 mm×1.2mm。     

Design of oversampled nonuniform filter banks with arbitrary rational frequency partitioning

Among the theory and design of oversampled nonuniform filter banks (NUFBs), most of the existing works only consider the cases with integer decimators, and up to now the issue with rational sampling factors has not been discussed yet. In this paper, we generalize the partial modulation technique to realize arbitrary rational frequency partitioning of oversampled NUFBs with highly desired linear-phase (LP) property. Further for the subbands with sampling factors violating the guard band restriction, a phase-modification scheme is derived to avoid uneliminable large aliasing and meanwhile preserving the LP characteristics of shifted analysis/synthesis filters. By using the proposed method, the design issue of LP oversampled NUFBs can be reduced to that of several prototypes, decreasing the design complexity largely. As illustrated by examples, the proposed algorithm is more general in terms of arbitrary rational decimation and thus has broad application prospects.