基于FPGA的自治型SPWM波形发生器的设计

本文针对静止补偿器(STATCOM)对触发脉冲信号的要求，设计了种基于FPGA的正弦脉宽调制(SPWM)波形发生器。通过正弦调制波与三角载波的比较，产生了六路PWM脉冲信号。正弦调制波的产生采用查表法，但仅将1/4周期的正弦波数据存入FPGA内部硬件所构造的ROM中，减少了系统的硬件开销，仿真结果证明了本设计的正确性。     

基于FPGA的SPWM变频系统设计

为减少电磁法仪发射和接收波的谐波畸变率,以FPGA为控制核心,设计了灵活的SPWM（正弦脉宽调制）变频系统。系统根据SPWM自然采样法原理,利用硬件描述语言设计了正弦波调制模块,利用数字滤波器消除系统干扰。将系统用来控制电磁法仪器中发射机的发射,发射的数据经滤波后传到上位机上显示,得到更稳定的正弦波信号,大大减少了谐波畸变率。     

基于CPLD的数字触发电路的设计

利用大规模可编程控制器(Complex Programmable Logic Device)CPLD，针对静止补偿器(STATCOM)对触发脉冲信号的要求．设计一种基于CPLD的正弦脉宽调制(SPWM)数字触发电路。正弦调制波的产生采用查表法，但仅将1／4周期的正弦波数据存入CPLD的内部硬件所构造的ROM中减少了系统的硬件开销．并具有脉冲封锁等功能，仿真结果证明了本设计的正确性。     

基于CPLD/FPGA的多触发器逻辑功能模拟研究

利用FPGA／CPLD芯片高集成度、多I／O口特点，提供两种方法，通过设计输入、编译、仿真与硬件下载验证等过程，实现将基本RS、同步RS、D、JK触发器同时集成在一块FPGA／CPLD芯片中并模拟其逻辑功能。     

基于CORDIC算法的三相SPWM发生器设计

采用SPWM的三相逆变技术在调速传动、电源转换和电力电子控制领域均有着广泛的应用,为提高三相SPWM产生的效率和精度,在此设计了一种不对称规则采样的三相SPWM发生器。调制正弦信号采用改进型迭代算法CORDIC产生,相对于查表法,无需占用大量的存储器空间,利用等腰三角波与调制正弦波相比较的不规则采样,得到SPWM的输出信号,并于QuartusⅡ编译环境下采用Verilog HDL硬件描述语言实现模块化编程设计,进行波形仿真验证了该设计的高效性和高精度性。该设计适用于高精度的三相逆变系统,也可与其他模块相结合应用于各种三相电机的正弦驱动等场合。     

FPGA设计方法

在数字产品开发中,使用FPGA可以缩短产品开发周期,使产品及早占领市场。为此,文章总结了几种常用的FPGA设计方法。实际运用表明,这些方法有效可行。     

基于FPGA的三相SPWM变频变压电源的研究

针对传统的变频变压电源采用的模拟控制技术的不足,设计一种基于FPGA的三相SPWM变频变压电源。对主要的硬件电路和基于FPGA的数字控制电路进行研究;分析SPWM波的调频调压原理;通过改变频率控制字来控制开关管生成频率可调的电压,调节调制度和PWM波的占空比来调节输出电压幅值。研究结果表明,系统实现了输出频率和幅值可调的三相正弦交流电,相位彼此相差为120°,输出电压幅值在0～25 V内可调,输出频率在0～100 Hz范围内以0.1 Hz的精度调节。仿真与实验结果证实了该设计方案的准确性和可行性。     

基于FPGA的DDS信号发生器系统的设计

直接数字频率合成(DDS)技术,已成为频率合成技术的主流方向,现场可编程门阵列(FPGA)技术具有强大的硬件逻辑功能.文章主要阐述DDS的工作原理,基于FPGA设计DDS信号发生器的主要环节.简单介绍了运用Altera公司的QuartusⅡ软件平台,通过硬件设计语言(VHDL)设计频率寄存器、加法器、相位寄存器等功能模块,并将各部件编译综合为一个元件的方法.实验证明,输出波形质量高,效果好.     

FPGA设计中时钟设计的探讨

在FPGA设计过程中,稳定可靠的时钟是系统稳定可靠的重要条件。探讨了FPGA设计过程中5个不同的时钟设计方案,对这些不同方案的优点、缺点和在设计中需要注意的问题进行了分析,并提出了一些合理建议。有利于FPGA设计人员在较短的时间内掌握FPGA时钟设计技术。     

基于FPGA的直接型FIR滤波器实现

FIR滤波器在数字通信系统中被大量使用,对其进行研究具有重要的意义。先对3种基本结构的FIR滤波器进行研究,说明直接型FIR滤波器使用的存储单元最少。接着给出了直接型FIR滤波器的实现原理框图,并分别对ROM单元和MAC单元模块所采用的实现方法占用存储单元和时钟频率进行具体比较,得出较优的直接型FIR滤波器的FPGA实现方案和框图。最后通过仿真验证了各模块的功能。此实现方案具有比较高的设计效率和推广应用价值。     

手把手教你学CPLD、FPGA设计(十三) 触发器的设计实验

<正> 前面介绍的组合逻辑电路,其任意时刻产生的输出仅与当时的输入有关,它没有记忆功能。而触发器是一种具有记忆功能的电路,在任意时刻产生的输出不仅与当时的输入有关,而且还与过去的输入有关。1.RS触发器1).RS触发器简介图1为RS触发器电路框图,输入端为R、S、CLK,输出端为Q、QB,其中时钟CLK为输入门控信号,只有CLK信号到来时,输入信号R、S才能进入触发器。依CLK信号的触发方式不同,RS触发器可分为上升沿触发和下降沿触发两种。图1为上升沿触发的RS触发器。RS触发器真值表如表1所示。     

一种新型数字SPWM信号的设计与实现

为了有效地降低逆变器负载的谐波,并且防止同一桥臂的功率放大管出现直通现象,设计了一种基于FPGA的新型数字SPWM波形产生方案.结合直接数字频率合成技术,在FPGA内部采用硬件描述语言生成数字的正弦波和三角波,然后采用了比较的方法直接产生所需要的SPWM波形.创新性为运用了数字正弦波或三角波的平移技术产生所要求的死区,最后提出了数字方法产生SPWM波形的几个技术难点的解决方法.     

触发器的用法

触发器是一种特殊类型的存储过程,它绑定特定的表,当有试图更改它所保护数据的操作发生时会自动执行。通过触发器可以实现强制参考完整性、数据关联逻辑的一致性、能够实现复杂的商业规则。本篇主要介绍介绍三种常用触发器INSERT触发器、UPDATE触发器、DELETE触发器的使用范例。     

基于MOBILE的JK触发器设计

介绍了一种新型量子逻辑单元电路——单稳双稳转换逻辑单元及其工作原理,在此基础上探讨并设计了以MOBILE为基本单元电路的具有同步置位复位功能的边沿型JK触发器电路,从而丰富了量子电路中触发器的类型     

基于MOBILE的JK触发器设计

介绍了一种新型量子逻辑单元电路--单稳双稳转换逻辑单元及其工作原理,在此基础上探讨并设计了以MOBILE为基本单元电路的具有同步置位复位功能的边沿型JK触发器电路,从而丰富了量子电路中触发器的类型.     

基于SPWM控制的三相逆变电源设计

叙述了一种基于STC15单片机设计的SPWM三相逆变电源。正弦波脉宽调制(SPWM)技术能够实时、准确地实现变频控制要求,且逆变器输出电压谐波分量少。采用STC15单片机内部PWM寄存器模式输出三路相位差为120°的SPWM波,使用IR2109作为三相全桥电路驱动芯片,输出经过LC低通滤波,最后在负载上得到稳定的正弦波交流电。实现表明三相逆变电源可以输出完整的正玄波,且输出电流大于2安培,电压大于60V,具有广泛的应用前景。     

基于FPGA的ROM设计问题

在诸如声音检测设备、信号发生器、高速数据采集系统等片上系统中,数据通常存放在ROM中.因此,ROM的设计是很多片上系统必不可缺少的一部分,而且这一部分的速度、效率和可靠性会极大地影响整个系统.因此,文中就基于FPGA的这些片上系统中ROM的初始化和设计问题做了详细的介绍和一些比较,给实际应用提供了一些指导.     

大脉宽单稳态触发器的设计

提出了一种不用大电容实现大脉宽单稳态触发器的电路，并重点对其电压特性和温度特性进行了分析。     

基于FPGA和FLASH ROM的图像信号发生器设计

以XC2V1500—FPGA为硬件架构,设计了一种图像信号发生器,作为自适应光学系统波前处理机的信号源,为波前处理机的调试和算法验证提供支持。系统采用大容量的NAND型FLASH存储数据,存储容量为1GB。图像数据通过USB总线预存入FLASH ROM,在FPGA控制逻辑作用下循环读出,并通过Camera Link接口输出。该Camera Link接口支持base,medium,full三种模式,输出像素时钟频率可以达到70MHz。