基于VHDL语言的控制器设计与验证

介绍了设计与MCS8051微处理器指令集完全兼容的微处理器芯片的方法和过程。 设计中采用自上而下的结构化设计方法。利用VHDL语言对目标芯片进行描述仿真，逐步细化 ，最后综合成逻辑级的网表。该文中重点介绍了VHDL结构化层次设计、FPGA验证以及在RTL 级利用VHDL语言对控制器单元的设计。     

用VHDL语言设计流水操作

在介绍了VHDL语言的基本特点和流水线的概念之后,简要叙述了如何使用单赋值代码开发算法的并发性,以获得其流水结构,以便进行电路设计。最后,举例说明了用VHDL语言设计流水结构的一般步骤及在实际工作中的应用。     

SDRAM接口的VHDL设计

ＳＤＲＡＭ以其高速和大容量的优点获得了极大的应用,但是其接口与目前广泛应用的微处理器系统不兼容,介绍了用 ＶＨＤＬ语言实现的 ＳＤＲＡＭ与 ＲＡＭ之间的接口控制电路,从而将ＳＤＲＡＭ应用到微处理器系统中。     

VHDL——标准化的硬件设计语言

本文介绍了用ＶＨＤＬ语言来描述硬件模型的方法，结合实例说明这种高级硬件设计语言在逻辑设计中的灵活性和可移植性，并指出ＶＨＤＬ将推动逻辑设计的标准化     

VHDL语言高级综合子集的确立及其实现方法

越来越多的高级综合系统采用或接受ＶＨＤＬ语言作为设计输入，但ＶＨＤＬ语言的语义本质是基于模拟而非基于高级综合的，许多语法现象不能或不适于进行综合。本文系统地分析了ＶＨＤＬ语言的可综合性问题，详细讨论了ＶＨＤＬ语言的各种语法现象的可综合性，并结合实际系统分析了ＶＨＤＬ语言高级综合子集的确立及实现方法。     

一个8051 MCU可综合VHDL模型的完整实现

介绍了一个完整的与INTEL 80 51MCU时序级兼容的可综合VHDL模型 ,讨论了其中几个主要功能的实现 ,并对该模型进行了验证。该模型的建立对于各种嵌入式系统 (ES)和片上系统(SOC)的应用具有重要意义。     

VHDL语言中断言语句及其综合方法研究

国内外学者普遍认为，硬件描述语言ＶＨＤＬ中断言语句是面向模拟的，其不能综合或不要综合，综合系统应忽略或不支持。本文给出了相反的论点：ＶＨＤＬ中断言语句应该综合，其中限制条件的补表达式可作为随意条件用于综合时化简。文中论述了综合断言语句的合理性，必要性和方便性，并给出了综合并行和串行断言语句的方法。     

FPGA的VHDL设计策略

大规模的可编程逻辑器件已经显著改变了数字系统的设计过程，并且VHDL语言在设计中的作用也日益显著．简要论述了关于FPGA的VHDL设计中一些注意事项，提高电路描述的正确性，从而提高FPGA设计的性能．     

基于VHDL的FPGA器件设计

本文详细讨论了用ＶＨＤＬ语言进行ＦＰＧＡ设计的方法，阐明了ＶＨＤＬ语言的基本概念以及ＶＨＤＬ的综合过程，并举例说明了如何编写可综合的ＲＴＬ级ＶＨＤＬ代码。     

可编程逻辑器件的VHDL语言优化设计方法

叙述了可编程逻辑器件的VHDL语言典型设计流程,详细讨论了几种可更好地利用可编程逻辑器件实现特定逻辑功能以及提高器件利用率的VHDL优化设计方法。     

基于VHDL实现8086 IP核的设计

本文介绍了8086的内部结构和工作原理,其中包括执行单元、总线接口单元、算术逻辑单元、寄存器组和地址加法器。使用VHDL实现了IP核的设计,并使用Modelsim进行了仿真,仿真结果表明IP核可以正常工作。     

基于VHDL实现8086 IP核的设计

本文介绍了8086的内部结构和工作原理,其中包括执行单元、总线接口单元、算术逻辑单元、寄存器组和地址加法器。使用VHDL实现了IP核的设计,并使用Modelsim进行了仿真,仿真结果表明IP核可以正常工作。     

基于VHDL的有限状态机描述及综合

介绍了使用VHDL描述有限状态机的方法，重点分析了综合过程中的难点并提供了解决方法。最后以乘法电路为例实现了可综合的FSM描述并通过门级仿真验证正确性。     

PCI总线接口的VHDL设计与验证

针对PCI/CompactPCI接口电路使用的广泛性,讨论了基于FPGA的从PCI（PCI-slave）接口电路的VHDL设计,提出了一种新颖实用的PCI系统验证方法,文章从总体设计思路,本地端通信协议的制定,多状态机的设计以及顶层各功能模块等各个角度对PCI接口的设计方法进行了介绍,并着重讲述了组建测试平台的方法和步骤,仿真的结果以及在实际PCI数据采集卡中的应用表明,该设计运行可靠,符合PCI协议规范.     

高速数据流跳变算法的VHDL设计

根据网络测试设备的数据流跳变规则，提出了一种基于VHDL描述的高速数据流跳变通用算法。采用流水线技术优化后的算法可以更好地满足高速数据流线速传输的要求，能可靠地应用于宽带网络测试系统中。     

基于VHDL的数字频率计设计

利用可编程逻辑器件(CPLD),以EDA工具为开发平台,运用VHDL语言,设计一个10K～9.9MHz的数字频率计.     

基于VHDL的LCD控制器的设计与实现

文章介绍了基于VHDL语言状态机的LCD控制器的设计方法,说明了字符型液晶显示器显示的基本原理,给出了显示字符的方法及实现LCD控制器的部分VHDL语言程序。基于VHDL设计的LCD控制器具有很好的移植性,稍加改动就可以应用到不同场合。     

基于VHDL的多功能数字钟的设计

介绍了利用VHDL硬件描述语言设计的多功能数字钟的思路和技巧。在MAX+PLUSII开发环境中编译和仿真了所设计的程序,并在可编程逻辑器件上下载验证。仿真和验证结果表明,该设计方法切实可行,具有一定的借鉴性。