一种RISC单片机的运算电路

介绍了ＲＩＳＣ单片机ＰＩＣ１６Ｃ５７的运算部件，包括ＡＬＵ，Ｗ寄存器，移位寄存器和状态字寄存器，详细说明了其电路结构，工作原理及设计特点。     

8位AVR单片机AT90S4433及其应用

AT90S4433是ATMEL公司推出的一种增强RISC结构、内载Flash的高性能AVR单片机，文中介绍了它的引脚功能、AVR增强性RISC结构、主要特性及其应用。     

一种高速8位单片机的电路实现

介绍了一种8位高速单片机的电路实现。该单片机采用哈佛结构、指令流水线、双数据总线、组合逻辑微控制器、进位链结构及机器周期为两倍时钟周期等方法，使设计的单片机在晶振为20MHz的条件下，每秒可执行600万条指令。     

32位RISC嵌入式微处理器流水线设计

介绍了一32位RISC嵌入式微处理器(取名为MoonCore)的5级流水线的结构,即取指&译码(IF&ID)、读寄存器堆(RF)、执行(EXEC)、访存(DMEM)和写回(WB),详细介绍了各个流水级的主要部件的设计并分析了流水线相关问题及解决办法.     

基于资源共享的ALU设计

文章结合ALU设计,提出了基于等价变换的资源共享设计方法,在分析了ALU功能的基础上,给出了一个资源共享型ALU设计实例,与基于指令功能设计方法相比,资源共享设计方法在节省资源方面有独到的优势。该设计方法不仅适用于基于HDL描述的现代设计方法,而且也适用于传统的原理图设计方法。     

MALU—单指令周期可实现乘法的ALU

ＭＡＬＵ—单指令周期可实现乘法的ＡＬＵ李永明，陈弘毅，于政，褚彤，边昆（清华大学微电子研究所，北京１０００８４）一、引言算术逻辑单元（ＡＬＵ）是微处理器（ＭＰＵ）和微型控制器（ＭＣＵ）的关键部件．常规的ＡＬＵ只含有加法，利用多次相加及移位操作来实现乘...     

一种采用RISC构架的4位微控制器

首先介绍了我们所设计的基于RISC构架的4位MCU的功能框图和硬件资源，然后从硬件的角度分析了微控制器的内核部分的结构，并对其中的一些比较重要的模块作了简单介绍，最后从软件的角度给出了指令系统。     

DSP设计研究

介绍了数字信号处理器的原理、特点和应用场合,重点介绍了设计数字信号处理器芯片的简单概念及设计方法。其次,讨论了数字信号处理器芯片设计中的一些实用方法。     

DSP设计原理

阐述了数字信号处理器的原理,重点介绍了设计数字信号处理器芯片的简单概念及设计方法,包括指令集、流水线、存储器组织、硬件接口、加法器、乘法器、时钟方案、测试接口等等。另外还讨论了数字信号处理器芯片设计中的一些实用方法。     

基于32位精简指令集架构的单片机AT91M42800A的设计与应用

介绍了ATMEL公司生产的基于32位精简指令集(RISC)架构的单片机AT91M42800A的特点，提出了一种基于AT91M42800A的应用设计方案，给出该设计的硬件原理图，同时针对AT91M42800A的存储器空间分配问题，给出了分散装载的程序代码举例，从而为基于AT91M42800A的嵌入式系统设计提供了一个思路。     

基于RISC结构的8位低功耗微控制器的设计

介绍了RISC(Reduced Instruction Set Computer)结构的8位微控制器(MCU)的设计，采用两级流水线，单周期指令，指令集与PICl6C57兼容，并时各单元模块进行描述。最后利用XILINX进行时序仿真，在FPGA上进行验证并得到最终结果，理论分析与计算机仿真表明该结构切实可行、有效，且易于实现。     

基于FPGA的算术逻辑单元设计

介绍了一种使用可编程逻辑器件FPGA和VHDL语言进行ALU设计的方法。并在加法器模块的设计中使用了超前进位的方法。使得所设计的ALU具有很好的稳定性和较高的速度。     

基于ALU架构的面积优化FIR滤波器设计

提出了一种新颖的基于ALU架构的FIR数字滤波器,这种架构采用存储器和计数器实现FIR滤波器的卷积运算.当FIR滤波器的阶数增加时,该架构的逻辑单元基本不变,存储空间仅线性增加,而不像传统分布式架构的存储空间呈指数增加.因此,这种基于ALU架构的FIR数字滤波器的等效逻辑门数大幅减少.FPGA综合结果表明,当FIR滤波器的阶数大于64阶时,基于ALU架构的FIR滤波器比传统分布式架构的滤波器使用更少的等效逻辑门数.     

一种基于RISC结构单片机的数字乘法器的设计

介绍了一种8位RISC结构单片机中乘法器的设计方法，分析了移位相加、加法器树、Booth编码一移位相加等多种乘法器的工作原理，并采用Synopsys综合工具实现了这些乘法器。综合及仿真结果表明，根据该8位RISC结构单片机特点设计的Booth编码一移位相加乘法器较之其它类型乘法器速度提高很多，而面积仅比最小的移位相加乘法器增加不到18％。从速度和面积两方面综合考虑，是较好的设计方案。     

8位高速RISC微处理器的设计

本文按照自上而下的系统级设计思想,进行系统功能结构的划分。利用VerilogHDL进行寄存器传输级的描述,完成了与其他同类产品兼容的,具有取指、译码、执行和回写四级流水线,一条指令只用一个时钟周期(个别跳转指令例外)的RISC微处理器IP软核的设计。并通过版图设计的考虑,探讨了提高所设计微处理器的时钟速度的方法。     

嵌入式单精度扩展浮点RISC微处理器的设计

文章介绍了一种单精度浮点RISC微处理器的核心设计思想，改进设计了一种新颖的芯片内置总线仲裁器控制总线、中断处理机管理中断、数据中继器操作存储器。采用三阶布斯算法和浮点并行算法设计FALU和FMUL，并设计了嵌入式128KSRAM，最后用UMC0．25μmCMOS工艺库进行综合、布局布线完成版图设计。版图后模拟验证以及CPLD硬件仿真验证表明：微处理器工作主频达到50MHz，全部共88条指令运行正常。     

基于FPGA的32位ALU软核设计

介绍了一种基于可编程逻辑器件FPGA和硬件描述语言VHDL的32位ALU的设计方法。该ALU采取层次化设计方法,由控制模块、逻辑模块、加减法模块、乘法模块和除法模块组成,能实现32位有符号数和无符号数的加减乘除运算,另外还能实现9种逻辑运算、6种移位运算以及高低字节内容互换。该ALU在QuartusII软件环境下进行了功能仿真, 通过验证表明,所设计的ALU完全正确,可供直接调用。     

8位RISC MCU IP核的设计

本文介绍了一种嵌入式RISCMCUIP核的具体设计。该核采用哈佛结构,单周期单指令,指令集与PIC16C57兼容,并且具有低功耗特性和LCD驱动能力。