同步时钟设备测试能一种方法及性能分析

可靠的通信依赖于网中数据信号良好的同步，在通信网中，由于种种原因，比如漂移损伤、抖动损伤、节点时钟振荡器的老化和环境温度的变化等等，都会对通信质量产生很大的影响，严重时将会给运营商带来很大的损失，所以当有设备新接人时和出现故障时，对同步时钟设备精准地测试和性能指标的分析变得非常必要。下面以青浦城厢局的中兴小灵通ICSC设备站时钟测试为案例来分析如何对同步时钟设备进行测试和指标分析。     

一种高精度PTP时钟同步方法及应用

PTP是实现网络精确时钟同步的热门技术之一,在工业以太网领域应用广泛.在IP流媒体传输领域,时钟同步至关重要.因此,介绍PTP时钟同步原理,提出一种时钟同步的具体实现方法,并将此方法应用于SMPTE ST 2110标准的SDI over IP技术,取得了满足产品实际应用的高精度时钟同步效果.     

星地时钟同步方案设计及性能分析

在宽带卫星通信系统中,星载通信设备与地面通信设备间的时钟同步性能将会直接影响到整个卫星通信网络的性能。针对基于星上处理和星上交换的宽带卫星通信系统的技术特点,设计了3种星地时钟同步方案,并从链路传输滑动损伤、接收缓存容量、时钟信号的抖动和漂移等几个方面对星地时钟同步方案的性能进行了比较和分析,总结了上述几种同步方式的优缺点,最后给出了建议的星地时钟同步方式。     

一种高精度时钟同步电路

本文提出了一种基于交错延迟单元和动态补偿电路的高精度时钟同步电路结构,HPSC,并 可用在对时钟要求较高的大规模分布网络中。此电路采用了基于SMD的粗调结构和动态补偿 电路的细调结构,可在两个时钟周期内完成粗调并在接下来三个时钟周期内完成细调,其误 差小于3.8 ps。本电路使用SMIC 0.13 μm 1P6M 工艺设计并实现,供电电压1.2 V。其输入 频率为200MHz-800MHz,占空比为20%-80%,有效面积 245μm×134μm,功耗为1.64 mW@500MHz     

一种分布式时钟同步系统设计

分布式时钟同步系统是分布式系统协同工作的基础,在时间同步技术基础上,设计了一种分布式时钟同步系统。该系统以IRIG-B(InterRange Instrumentation Group)时间基准信号为时间同步源,不仅可以为机器提供高精度时钟信号,在一段时间内保持高精度,而且可以以较小的体积嵌入到产品中,提高便捷性。实验结果表明,该系统可以为机器在不同温度条件下提供高精度时钟信号,而且具有较高的时钟稳定度。     

一种位同步时钟提取方案及实现

提出了一种数字通信中位同步时钟信号快速提取的方案。本方案比通常用的锁相环法具有同步快、实现简单等特点。据此方案设计了位同步时钟提取电路,并用CPLD予以实现,同时给出了该电路的仿真实验结果。     

一种去除时钟偏滞的超宽带系统同步方法

为了去除时滞对超宽带接收机的影响,文章提出一种粗同步递归消除时钟偏滞的方法。首先利用粗同步粗略估计传播延时,去除时钟的相位误差,然后对脉冲序列中的时滞和周期进行递归式估计,估计值反馈给本地模板及时钟间隔,进行修正,仿真结果表明,此种方法不仅估计时滞准确,而且可以降低误码率并有效改善解调失效的情况。     

一种适用于网络自同步的时钟控制方法

时钟同步是网络通信系统中保证数据正确和有效传输的前提,广泛应用于传统电话网络、IP网络、光网络和无线传输网络等。针对目前网络时钟同步控制的复杂性,在分析网络结构、时钟控制和弹性缓冲区原理的基础上,提出一种基于FPGA、CPU和DDS技术的网络自同步时钟控制方法。通过软硬件相结合的处理方式,以最小开销实现网络时钟快速同步。然后对其原理进行了分析,给出实现的硬件框图、FPGA信号流程和CPU设计流程,并在设备和网络中进行了验证,验证结果表明该方法是正确、可行和有效的。     

一种抗频偏的定时同步方法及其性能分析

针对长序列互相关定时同步性能受频偏影响的问题,提出了一种分段频偏补偿的定时同步算法.该算法在分段互相关的基础上,使用频偏补偿替代传统的绝对值操作,在减少载波频偏对同步峰值影响的同时不增加噪声均值.理论分析和仿真结果表明,改进方法定时同步性能优于传统分段方法,适用于低信噪比大频偏的无线通信系统.     

一种抗频偏的时间精同步方法及性能分析

该文导出了互相关时间精同步的性能随频率偏移和信噪比变化的表达式,并提出一种受频偏影响较小的精同步方法。该文对同步性能表达式进行分析,得到在某一频偏下同步序列长度的上限值。新方法将同步序列分段,每段和接收信号分别作互相关,将各段的相关值延时相加作为同步的度量。通过仿真将新方法和其它时间同步方法进行了对比。仿真结果表明,新方法可以大大提高系统抗频偏的能力。     

一种快速位同步时钟提取方案及实现

本文比较了两种常用位同步提取电路的优缺点,在此基础上提出了一种基于CPLD/FPGA、用于数字通信系统的新型快速位同步方案。此方案借助Altera的设计工具设计了位同步提取电路,并利用FPGA予以实现,同时给出了该电路的仿真试验波形图。     

一种改进PBS的无线传感器网络时钟同步方法SCRT

针对无线传感器网络使用PBS方法进行时钟同步时传感器节点同步范围受限的问题,提出一种改进PBS的无线传感网络时钟同步方法 SCRT。该方法结合发送者-接收者(SR)和仅接收者(RO)两种同步,使得分组成簇网络中簇头节点通过与参考节点交换时钟消息、成员节点根据簇头发送和接收时钟消息内携带的参考时间戳调节本地时钟,从而达到时钟同步。时钟偏移估计、频率偏移估计与计算出的克拉美罗界通过Matlab钟同步方法与PBS方案相比,增大了节点的同步范围、显著降低了整个网络的同步误差且提高了同步效率。     

CE/PTN中时钟同步和实现的一种方法

在电信级以太网中采用了IEEE1588协议作为实现网络时钟同步的一种技术.文章首先简单介绍了1588协议的架构,然后对协议实现时钟同步进行了算法分析,最后提出了一种利用FPGA技术实现协议的方法.     

同步时钟设备监测功能简介

介绍了同步时钟设备的监测原理及监测指标；分析了同步输入参考信号的特点；对目前网上采用的 ３ 种机型设备的监测功能作了介绍和评述。     

一种基于时戳的时钟同步方式及其分析

实现分组网络中的电路仿真的一个关键挑战在于如何实现通过比特率可变的分组网络可靠地提供恒比特率的语音业务所需要的网络同步和时钟精度等级。本文对电路仿真中的时钟同步方式进行了研究,重点介绍了一种基于时戳的时钟恢复方案,并对其原理进行了详细的阐述。     

一种基于时戳的时钟同步方式及其分析

实现分组网络中的电路仿真的一个关键挑战在于如何实现通过比特率可变的分组网络可靠地提供恒比特率的语音业务所需要的网络同步和时钟精度等级。本文对电路仿真中的时钟同步方式进行了研究，重点介绍了一种基于时戳的时钟恢复方案，并对其原理进行了详细的阐述。     

一种基站同步以太网时钟故障分析算法

在无线通信领域中,随着同步以太网时钟在基站上广泛应用,出现了大量与该时钟相关的时钟同步故障。针对这种情况,提出一种基于概率统计的故障分析算法。该算法通过分析基站时钟频率偏差变化数据的概率分布,结合基站时钟同步架构和器件特性,对故障点做出判断。该算法既能实现故障的远程分析定位,又能提前发现故障隐患。     

一种片上系统(SOC)时钟同步设计方法

SoC设计很大程度上依赖于IP核的可重用性。由于各IP核中时钟延时的不同，要将IP核集成到一个同步SoC中时钟分布变得很难。本文介绍了一种SoC时钟同步设计方法，这种方法将可调节延时的时钟电路插入在时钟分布网络中．以取得时钟边沿的匹配和同步。使用可调节电路进行时序调整，减少了设计迭代时间，节约了设计成本。     

校正时钟恢复以用于测试同步

在通常的测试过程中都会需要某些形式的时序参考,以对测量过程进行同步。因为通常从测试系统中能直接获取同步时钟,在没有时钟信号的地方需要对功能通信网络进行测试。从数据流中提取时钟信号是产生所需同步信号的主要方法。