H.264视频编码及车载图像设备的压缩系统设计

为实现行驶车辆向指控中心无线传输图像的功能,开发一套基于TMS320C6201的H．264嵌入式图像压缩系统;重点阐述在TMS320C6201上实现H．264实时视频编码过程中,对算法程序的开发及优化所做的工作。     

H.263编码在C6000 DSP上的实现

本文采用TI公司的TMS320C6201评估板来实现H．263编码。在给出算法流程和系统框图后，根据C6000DSP的内存特点，在内存安排上做了优化配置，并具体讨论了双线性内插和Huffman编码的优化。     

基于DSP的实时MPEG-4编码的软件优化设计

结合开发工具TMS320C6201EVM板的结构和特点,阐述了在实现MPEG-4实时视频编码中,对算法的软件优化所做的工作。     

基于TMS320C6201的嵌入式图像匹配计算机

TMS320C6201是新一代高性能超长指令字定点DSP芯片,运算处理速度高达1600MIPS,非常适合应用于嵌入式实时系统,因此,本文开发了基于TMS320C6201的嵌入式图像匹配计算机。     

VC控制下的DSPs图像无损压缩系统

本文介绍一种通过在Windows 98中使用Visual C＋＋编程对DSPs控制来实现图像无损压缩的系统。本文采用TMS320C6201 EVM极做硬件平台．使用Visual C＋＋和C语言混合编程共同完成图像的无损压缩。     

分组密码RC6在TMS320C6201上的实现

在TI公司的DSP芯片TMS320C6201上实现分组密码RC6。利用TMS320C6201的特点利用汇编语言实现算法的加、解密过程,其中对128bits的RC6每秒钟实现加密157.1Mbits, 每秒解密154.2Mbits,实现速度比较理想。     

TMS320C6201在MPEG—4视频解码器中的应用

TMS320C6201是美国TI公司生产的一种高性能数字信号处理器。本文介绍如何用1片TMS320C6201数字信号处理器实现MPEG-4 SVP视频解码,并讨论解码器的结构、算法、存储器分配以及程序的优化等问题,最后给出该解码器总体特性表。     

利用FIFOs实现USB与DSP的高速数据传输

利用两片SN74V245实现了TMS320C6201与EZ-USB FX2LP系列芯片CY7C68013A的连接,介绍了TMS320C6201的外部存储接口(EMIF)和CY7C68013A的通用可编程接口(GPIF)以及它们与SN74V245的连接方案,深入研究了GPIF的波形描述符编写和固件程序开发.     

基于DSP TMS320C6201芯片的ECC实现

针对TI公司的DSP TMS320C6201芯片,对OEF上ECC实现技术作了一定的探讨。研究表明,通当选取OEF参数,相同尺寸的OEF上ECC同素域GF（p）上ECC相比,具有一定的速度优势,更适合DSP TMS320C6201芯片的实现。     

TMS320C6201在MPEG-4视频解码器中的应用

TMS320C6201是美国TI公司生产的一种高性能数字信号处理器.本文介绍如何用1片TMS320C6201数字信号处理器实现MPEG-4 SVP视频解码,并讨论解码器的结构、算法、存储器分配以及程序的优化等问题,最后给出该解码器总体特性表.     

基于DSP的多通道G.728语音编码器实现

介绍了G．728的算法原理和TMS320C5410定点DSP芯片，针对TMS320C5410芯片的硬件结构和编译系统特点，设计了一套运行在该DSP芯片上的多通道G．728语音编解码器。分析了多通道G．728在定点DSP芯片上实时实现时存在的困难和相应的关键技术，详细论述了G．728编解码算法在该DSP芯片上实现时采用的优化技术，以及为了降低计算量对码本搜索模块及Levinson—Durbin算法的改进。     

基于DSP和ARM的音频处理系统设计

根据TI公司的立体声音频编解码芯片TLV320AIC23的接口特点,结合数字信号处理技术和嵌入式系统的应用,设计了该芯片与TI公司DSP(数字信号处理)芯片TMS320VC5402和Samsung公司ARM芯片S3C4510B的硬件接口电路,ARM通过I~2C接口实现对AIC23的控制编程,完成AIC23的初始化。DSP通过其多通道缓冲串口McBSP与AIC23实现数据交换,完成音频信号的分析与处理。该系统适于语音信号编解码处理、语音识别和语音控制等应用。     

异构双核处理器的嵌入式视频监控系统研究

基于嵌入式视频处理新技术——达芬奇技术,重点研究了xDM多媒体算法标准、编解码引擎、编解码服务器等理论。以搭载异构双核处理器OMAP3730的开发板为硬件平台,ARM端配置视频编解码引擎,DSP端配置视频编解码服务器,使得系统能在ARM上进行控制操作,在DSP上进行H.264视频编解码。最后在Linux上完成上层应用的编写。     

TMS320C54X实现ITU G.728语音编码标准

ＩＴＵ Ｇ．７２８标准晃国际电信联盟于１９９２年的一种比４特率为１６Ｋｂ／ｓ低延时ＣＥＬＰ类型语音编解码器。本文首先对Ｇ．７２８编解码算法和定点数字处理芯片ＴＭＳ３２０Ｃ５４Ｘ作了简单介绍。由于Ｇ．７２８标准是一种低延时语音编码标准,因此计算复杂度高,在实时实现中需要作特别处理。本文着重介绍了这种低延时ＣＥＬＰ（ＬＤ－ＣＥＬＰ）算法在ＴＭＳ３２０Ｃ５４Ｘ上实现的软、硬件设计和在定点ＤＳＰ芯片实现此     

采用DSP实现语音编解码技术及工程应用

简单介绍了语音编解码技术的应用背景,根据目前工程应用需求,提出了设计思路。详细描述了采用DSP芯片实现语音编解码技术,开发过程中突破了多DSP共用总线和FLASH动态加载关键技术,包括HPI总线共用、并行总线共用和JTAG菊花链技术。通过国内外技术对比和网络性能测试,DSP实现语音编解码技术最终在多个项目中得以广泛应用,为今后语音编解码技术的发展提供了借鉴经验。     

G.723.1编解码器在TMS320C50上的优化实现

数字信号处理器在语音编解码中得到广泛应用。在简要介绍TMS320C50定点DSP芯片和ITU-T G.723.1语音编解码算法后,详细讨论了G.723.1在TMS320C50上的实现及其技术要点,主要是内存安排、算法和代码优化、数据精度等。设计的编解码器通过了ITU-T G.723.1标准测试数据测试,占用内存资源较少,并具备较高的编解码速度。     

一种基于DSP的音频采集与回放系统

介绍一种基于DSP的音频信号处理系统。该系统采用TI公司的低功耗数字信号处理器TMS320VC5509A作为主处理器,采用能与之无缝连接的TLV320AIC23作为音频CODEC芯片。在此基础上完成系统硬件平台的搭建和软件设计,可以作为对音频信号处理的通用平台。本文详细介绍DSP与CODEC芯片的接口设计方法,提出一种利用DMA中断的方式进行数据传送的方法,大大提高了处理速度。     

单片C30实时实现6.75kb/s GSM半速率编解码器

论文介绍利用单片TMS320C30实时实现GSM半速率编码方案一码激励线性预测(CELP),编码速率为6.75kb/s。模拟结果(非正式测试)显示,语音合成质量基本满足GSM对半速率编码要求。     

基于ARM的码激励线性预测编解码系统的实现

为了克服单DSP码激励线性预测语音系统通用性差、双处理器系统(ARM和DSP)码激励线性预测语音设计成本高和硬件接口设计复杂及稳定性低等问题,提出使用单片S3c2410处理器芯片实现码激励线性预测语音系统;包括算法分析,系统硬件平台设计和系统软件设计.实验结果表明,在不降低系统语音性能的同时,采用单片S3c2410处理器,能够提高系统通用性和稳定性,降低设计的复杂性和成本.     

ITU—TG.729a语音编解码器的实时实现

G.729a是ITU－T推出的用于PSTN的第四代语音编码标准,采用了共轭结构－算术码本激励线性预测编码（CS－ACELP）算法,其码率为8Kbps。本文在对G.729a的编解码算法作出扼要介绍后,就如何在定点DSP芯片TMS320C541上实时实现该编码算法做出了具体讨论,包括系统的软硬件设计及关键技术。随后文中给出了详细的实验结果以供分析。根据测试结果,最后得出结论：在'C541上实现一路全双工G.729a编解码器需程序空间7．23K字、数据空间6．7K字,其算法复杂度最大为15．5MIPS。