数字电视地面广播标准中准循环LDPC码的编码方法研究

在数字电视地面广播国家标准中的前向纠错编码（FEC）部分,采用BCH码和LDPC码进行级联的编码方案。本文给出了国家标准中准循环LDPC码的参考编码算法,探讨了该码对应的生成矩阵特点及编码步骤,编程实现了编译码算法,并进行了仿真,结果表明国标中的准循环LDPC码在AWGN信道中极低信噪比情况下仍具有较好的纠错性能。     

一种低开销的压缩解压缩方法

针对LED大屏幕显示信息特点,深入分析RLE编码算法.改进游程长度编码模型,并结合Golomb码优势,提出了基于Golomb码的混合游程编码方法;其中分析了任意概率分布下Golomb码的结构,推导出任意给定阶数m和概率分布下的统一编码算法;最后给出了实现解码的硬件电路.通过对不同压缩方式比较,证明本文方法是一种低开销的、简便的、压缩效率高的方法.     

结合视觉感知的对象基嵌入式图像编码中的码率控制方法

结合人眼视觉感知特性,提出一种面向对象基嵌入式编码的码率控制算法.首先结合人眼视觉感知特性估计各对象的重要性并确定其编码优先级;然后依据优先级对视觉对象进行位平面建模和熵编码,得到各自独立的码流;最后基于率失真优化理论在给定码率下对对象码流进行优化截取和重装.仿真实验结果表明,所提算法可以对不同重要对象进行差异化编码和传输,与基于PCRD算法的码率控制方法相比,新算法能提高重构图像的整体视觉效果     

LDPC码的有效编码算法研究

LDPC码编码结构中短环的存在,导致译码时的重复迭代,降低了译码性能。介绍了一种编码算法,该算法先通过Richardson和Urbanke提出的Efficient编码算法对LDPC码的校验矩阵优化,然后再主要研究其二分图中长度为4的短环,提出了一种校验矩阵H的消4-环算法。最终实现了降低编码的复杂度的同时,译码效率也得到提高。     

RAID6编码的扩展算法及性能研究

 RAID6编码根据其码字结构可以分为水平码和垂直码两大类.RAID6水平码可以很容易的扩展至任意码长,而RAID6垂直码通常具有码长的限制.本文提出一种针对RAID6垂直码的码长扩展算法,该算法通过校验块变更的方法,可以将RAID6垂直码扩展至任意码长.该算法可以保持RAID6垂直码的MDS特性.本文研究了RAID6编码的扩展算法在应用于各种RAID6编码时对其性能的影响,揭示出RAID6编码在进行扩展时的性能变化规律.     

联合度分布优化下扩展双对角线LDPC码构造

具有低编码复杂度和低存储量的LDPC码构造算法一直是纠错编码领域的研究热点。本文根据现有对eIRA码和QC-LDPC码的研究,提出一类具有扩展双对角线的LDPC码构造算法。该码以eIRA码作为QC-LDPC码的基码,同时具有两者低编码复杂度和低存储量的特性。为了减少该结构下基矩阵扩展后引入的多个度为1的节点对码性能造成影响,本文结合该码的结构特点提出一种基于EXIT图的联合度分布全局优化算法,有效提高了码的性能。实验结果表明,相较于IEEE802.16e与IEEE802.11n标准中相同条件下的标准码,本文所构造的QC-LDPC码的性能可提高约0.1dB。      

网格编码调制空时块码

介绍了MIMO系统模型和空时编码设计的3个准则,根据这些准则,将网格编码调制与空时块码结合, 提出了网格编码调制空时(TCMST)块码。给出了TCMST块码的网格球解码算法,并对TCMST块码的性能进行了仿真,与其他空时块码做了比较,证实了TCMST块码的性能优越性。     

一种LDPC编码高阶调制系统的联合解调解码方法

该文用一种级联码模型描述了LDPC编码高阶调制系统。该级联码模型以LDPC码为外码,二-十进制转换码为内码,再加一个删余模块构成。基于这种级联码模型,该文给出了其联合校验方程和二分图,并提出了级联码置信度传播算法,实现了LDPC编码高阶调制系统的联合解调解码。仿真表明,该文提出的联合解调解码算法有效地改进了LDPC编码高阶调制系统的性能。     

高效的H.264并行编码算法

 CABAC是H.264/AVC视频压缩标准主要档次中采用的熵编码机制,结合RDO模式选择技术,可以降低20％的编码码率,但是编码器计算复杂度却同时大大增加.对算法进行并行化是有效加快编码速度的方法,但是,由于CABAC具有自适应编码的特点和RDO模式选择对熵编码的使用,使得顺序编码的宏块之间存在着严格的数据相关性,限制了并行编码算法的开发.本文结合基于宏块区域划分的数据级并行编码机制MBRP和码率估计技术,为采用CABAC熵编码机制的H.264编码算法提供了一种高效的并行编码方案:将H.264编码算法划分为模式选择和码流生成两个部分,使之构成典型的生产者-消费者关系;将RDO模式选择中的CABAC替换为码率估计,去除模式选择过程中因CABAC导致的严格数据相关性;对模式选择部分采用MBRP并行机制;码流生成部分由单独的处理器完成,并和模式选择部分实现流水化并行处理.通过4处理器系统模拟器进行实验,发现在保持视频压缩性能几乎不变的情况下,该并行算法的加速比可以达到4.7.     

基于DSP的LDPC码通用快速编码器设计

针对CCSDS 131.1-O-2中给出的一类适用于深空通信的准循环LDPC删余码进行研究,分析了两种常见的编码算法的复杂度,改进了"贪婪算法",并提出了一种新的矩阵压缩方法,该方法较大地降低了编码复杂度,并且适用于所有LDPC码。最后,基于TMS320C6416 DSP平台,在两种编码算法下实现了LDPC码的高速编码,最高编码速率可达100 Mbit/s。     

一种电机FOC算法DSP系统设计及实现

本文设计了一种适用于电机矢量控制算法的数字信号处理系统的微架构定义,包括其指令集定义、存储器模型以及与主CPU的交互模式.该设计具有通过固定部分多操作数有效缩减指令编码长度提高代码密度以及后台执行多周期指令提高ALU并行效率的显著优点.文中给出了典型的FOC控制算法在DSP （Digital Signal Processor）指令集上实现的指令周期数,也给出了对应架构的电路实现情况,最终以ARM CORTEX-M0及几款主流DSP作为比较基线,通过实测实验数据证明了体系结构的高能效比,以较为有限的电路面积代价,极大提高了集成DSP的嵌入式系统的运行效率.     

一种利用完备差集构造原模图QC-LDPC码的方法

利用组合数学中的完备差集,对原模图提出了一种新颖的准循环低密度奇偶校验码(Quasi-Cyclic Low-Density Parity-Check,QC-LDPC)扩展方法。该方法能大幅降低编译码的复杂度,所得到的校验矩阵中不存在四环。仿真结果表明:利用该方法构造出的P-CDS-QC-LDPC(798,399)码,在BER为10-4时,对比基于完备差集构造的同码率CDS-QC-LDPC(1092,546)码,其净编码增益提高约0.24dB。在BER为10-5时,对比基于渐近边增长(Progressive EdgeGrowth,PEG)算法构造的同码率PEG-LDPC(900,450)码,其净编码增益提高约0.15dB。     

基于数字信号处理的体全息视频体存储方案研究

合理有效的存储方案能在有限的硬件条件下，充分挖掘存储系统的潜力，达到用户对存储数据误码率的要求。本文从通信系统的观点出发，并充分结合体全息存储系统的特性，设计和实现了一套基于数字信号处理的体全息视频存储方案。针对体全息存贮系统中噪声干扰复杂的特点，提出了一些新的具体数字信号处理方法，包括二维渐进循环移位交织器、调制一阵列码的编译码方法及其相应的软判决度量方法等，从而形成了一套存储方案。实验结果表明，该存储方案可以有效地抑制体全息系统中的噪声干扰，对于一段包含音频和视频的多媒体数据，采用本方案进行全息存储和重构数据的回放取得了成功。     

Matlab平台DSP自动代码生成技术研究

Oral-DSP编程难度大,耗时长的问题,给出了一种综合运用Matlab软件、CodeComposerStudio（CCS）软件及其内嵌工具和连接软件进行自动代码生成的方法。重点研究DM642EVM板的自动代码生成方法,并以边缘检测实验为例,验证自动生成代码的可执行性。实验结果表明,该代码生成方法不仅具有极高的生成效率,而且灵活易用;生成的可执行代码可以在DSP板上顺利运行,并可取得非常好的处理结果。     

针对DSP指令生成与二进制翻译的汇编器实现

DSP指令生成与优化和二进制翻译是现代编译工具值得关注的热点问题。针对DSP指令的特点提出一种通用的DSP指令生成(支持VLIW指令)与二进制翻译技术,并应用于GNU汇编器(GAS)。包含该技术的汇编器PCA(Post Compilation Assembler)先将输入的汇编指令转化成类似LISP的中间语言。PCA通过对此中间语言分析以及窥孔优化,最终生成高质量的目标平台DSP代码。     

光通信系统中基于伽罗华域乘群的QC-LDPC码的一种新颖构造方法

基于Galois域GF(q)乘群,提出了一种构造简单且编码容易实现的新颖准循环低密度奇偶校验(QC-LDPC)码构造方法,可灵活地调整码长、码率,且编译码复杂度低。用本文方法构造了适用于光通信系统的非规则QC-LDPC(3843,3603)码,仿真表明,与已广泛用于光通信系统中的经典RS(255,239)码相比,用本文方法构造的码具有更好的纠错性能,且其性能优于用SCG方法构造的LDPC码和规则的QC-LDPC(4221,3956)码,适合用于高速长距离光通信系统。     

一种新型的AVS熵解码码表结构

传统AVS熵解码过程中需要存储大量的码表数据,并且在码表查询和切换的过程中存在很多的判断和跳转指令,严重地降低了解码速度,不利于DSP的实现。为了实现嵌入式AVS视频解码器,通过分析熵解码码表的特点,提出了一种新型的码表结构和一种分组查询的查询方法,代码实现采用DSP汇编语言。结果表明,与传统的码表结构和查询方式相比较,大大节省了数据空间,缩短了代码的执行时间,提高了解码的效率。     

基于BF561的H.264并行编码的研究

基于H.264视频编码标准和多核DSP ADSP-BF561的结构特点,提出了一种H.264并行编码方案.这种方案将输入视频分为两个相对独立的Slice编码,适应该DSP的同构双核结构,充分发挥了DSP的处理性能.实验结果表明,该并行方案在几乎不降低图像质量的情况下,编码速度提高了40%左右.     

AVS熵编码C64x＋优化

AVS标准中,熵编码模块是比较耗时的模块,对其优化可以提高整个编码器的编码速度。 DSP平台片内存储器空间较小,为此本文对AVS熵编码算法模块进行分析,提出了一种使用较少存储空间来存储码表的方法。以TI公司C64 x＋DSP为例,介绍了超长指令字和打包数据处理结构特性,并分析了基于这些特性的AVS熵编码的快速实现方法。利用TI公司的仿真工具CCS3．3提供的性能分析工具对汇编级优化的效果和C语言级优化的效果进行比较,帧内熵编码模块汇编级优化效果所需时钟周期约为C语言级优化周期的17．62％,帧间熵编码模块汇编级优化效果所需时钟周期约为C语言级优化周期的13．93％。     

高分辨率侦察图像压缩卡的设计

利用高分辨率CCD相机和高速数字信号处理器,设计了一套实时处理的高速图像压缩系统.阐述了系统的主要硬件设计过程和软件设计过程,并结合小波变换和SPIHT编码算法的特点采用了快速编码算法,同时根据DSP流水线的特点对程序代码进行了优化,其结果表明本系统能够实现实时处理的要求,并且解码后的重建图像质量也能够被接受.