一种通用从机同步串行接口电路的设计

根据I2C总线和SPI总线协议设计并实现了一种兼容I2C和SPI总线协议的从机同步串行接口电路。基于在传感器中的应用,介绍了该接口电路的整体结构和模块划分、时序、Verilog-HDL设计与实现,并给出了整个电路的仿真结果。验证结果表明,该接口电路可以实现与主机之间基于I2C总线和SPI总线的数据发送与接收,可满足物联网中传感器系统的通信需求。     

I2C总线技术及其在盐膜拉制CCD监控仪中的应用

介绍了I2C总线技术及其在盐膜拉制CCD监控仪中的应用原理，详细描述了I2C总线接口电路的设计原理，并对I2C总线的读写时序，器件的寻址方法以及程序设计进行了探讨。     

大容量串行E2PROM AT24C512及其应用

AT24C512是具有I2C总线的E2PROM,该电路具有存储容量大、体积小、功耗低、硬件接口简单的特点.文中给出该电路的性能特点、引脚功能及读写时序,并给出与AT89C2051单片机接口的硬件电路及相应的读写程序.     

光栅测量芯片中显示接口的设计

提出了一种光栅测量芯片中液晶显示接口的电路设计方法,电路主要由四个模块组成:MCU,CDU,I/O 以及一个同步 FIFO.使用 SMGl2864C 这款芯片作为液晶驱动模块,并应用了 Verilog 硬件描述语言来对整个电路结构进行描述,之后使用 Modelsim 工具来进行功能仿真,最后应用 Synplify 工具对所设计的整个电路进行综合.通过在 Xilinx VirtexⅡ FPGA 平台上进行的后仿真及验证,得到的时序分析结果显示出所设计的电路满足显示接口的设计要求.此外,本电路还有着很好的灵活性及可移植性,通过修改 MCU 模块中的时序约束参数,就可以达到在其他的液晶驱动电路下工作的目的.     

集成LCoS芯片内的可编程多通道参考电压产生器

在LCoS显示芯片内集成参考电压产生器有很多优点,能产生更精确的参考电压、LCOS屏接口的外围引线更少、芯片系统的整体功耗更低、可靠性更高等.提出了集成LCOS芯片内的可编程多通道参考电压产生器的设计,分析了 LCoS 显示系统中参考电压的作用,给出了部分电路的原理图、版图以及电路低功耗的实现方法.整个电路系统有I2C接口电路、多通道寄存器、控制电路、多通道 DAC 以及多通道缓冲器组成.重点介绍了参考电压产生器中多通道 DAC 和多通道缓冲器的设计,并且用EDA设计工具完成了对部分电路原理图的设计和仿真.最后用SMIC CMOS工艺完成了电路版图的设计以及后续的ERC、DRC和LVS检测和验证.最后结果显示此电路系统能够完全满足 LCoS 显示的要求.     

超深亚微米数字集成电路版图验证技术

在超深亚微米工艺中,数字集成电路版图设计由以前简单的物理验证进入到复杂的版图验证阶段。版图验证包含时序验证、形式验证和物理验证。时序验证进行电压降分析和时序分析,确保时序收敛;形式验证进行两个网表的逻辑等效检查;物理验证进行可制造性、可靠性和设计规则检查,确保版图符合可制造性工艺规则和电路规则。三种验证技术共同指导并约束着数字集成电路的物理实现,灵活配置相关版图验证技术可进一步加快版图验证的进度。     

LCoS芯片集成参考电压源的设计

提出了一种集成LCoS芯片内的可编程多通道参考电压源的设计,简单介绍了LCoS显示系统的工作原理,给出了参考电压源部分电路的原理图、版图以及电路低功耗的实现方法。参考电压源由I2C接口电路、多通道寄存器、控制电路、多通道DAC以及多通道缓冲器组成。重点介绍了参考电压源中多通道DAC和多通道缓冲器的设计,用EDA设计工具完成了对缓冲器原理图的设计和仿真。最后用SMICCMOS工艺完成了缓冲器版图的设计以及后续的ERC、DRC和LVS检查和验证,仿真结果显示此电路系统能够完全满足LCoS显示系统的要求。     

嵌入式I2C从机设计验证与版图实现

提出了一种嵌入式标准化I2C从机设计方案,对传统I2C从机的状态机进行简化,得到了改进型状态机.综合结果表明,与传统状态机相比,改进型状态机的面积减少约20％,功耗降低约4％.以一款芯片为例,详细介绍了I2C总线嵌入式开发过程.该方案已通过功能仿真、FPGA验证及版图后仿真.对该电路进行FPGA验证,构建了一种简单、高效的FPGA验证系统.     

基于SD7218A的键盘和LED显示设计与实现

基于显示驱动芯片SD7218A设计一种键盘和LED的显示电路.在分析SD7218A芯片的串行接口通信规范与I2C总线的通信规范异同的基础上,提出一种用标准I2C接口开发该串行接口的一种方法.其间利用LPC2131的I2C接口与SD7218A的串行接口相连设计硬件电路,结合I2C总线与模拟该串行通信模式设计软件代码,给出了具体的程序流程图及关键程序.该设计仅使用两根信号线,硬件设计简单,在软件设计中结合使用了硬件I2C接口,简化了软件设计同时也提高了系统的稳定性.     

一种有效的内环AGC电路

设计了一款应用于移动数字电视调谐器芯片中的数字式内环自动增益控制(Automatic Gain Control,AGC)电路。该控制电路采用的算法有效避免了死循环的问题,并且提高了AGC电路的响应时间。电路设计利用Verilog硬件描述语言进行描述,通过了功能仿真并在FPGA上进行了验证。最终采用TSMC 0.13μm CMOS工艺,完成了电路版图。芯片面积在126μm×106μm,平均功耗在3.876 mW左右。     

基于USB2.0的DVB-S数字电视TS流接收卡设计

对3种类型的电视接收卡方案进行了介绍和评价,给出了基于USB2.0接口的DVB-S数字电视TS流接收卡的设计与实现,包括系统总体结构、硬件电路、固件程序和系统调试测试.该接收卡采用了DVB-S电子调谐器DSQ-1AST和增强型USB2.0微控制器CY7C68013A,具有操作简单、升级方便、成本低廉等特点.     

采用COSTAS环路的全制式音视频IF锁相环设计

一种能解决全电视制式的音视频锁相环设计,在I2C总线控制下与AFC(数字自动频率控制)相配合,完成了视频信号与音频信号的快速捕捉锁定与实时追踪,解决了调谐器需要人为操控完成制式转换的问题。文章详细阐述了完整设计过程,解决了模块级设计、仿真验证与版图设计中的关键技术。该设计的电路模块包括偏置电路及其启动电路、基准电压源、FPLL检波器、压控振荡器、窄带FM-PLL、Nf频率合成器、数字AFC、I2C总线控制器等。并对模拟乘法器、COSTAS环鉴频辅助器、VCO振荡控制范围及低噪设计、窄带PD等功能以及完整系统,采用Spectre仿真器进行了仿真验证。电路设计兼顾双极模拟电路与数字电路的优点,电路结构设计充分考虑了应用兼容性,并在音视频信噪比、锁相精度等多项性能指标上有了很大提高,使用外围简单且操作灵活。     

环境温、湿度及光照三合一传感器设计

设计了基于I2C总线接口的全校准数字式相对湿度、温度传感器和环境光三合一传感器.其具有数字式输出、免调试、免标定、免外围电路,提供I2C数字接口以及8～12位温度感测、湿度感测和22位超宽光动态范围的特点.传感器IC设计工作在3.3 V供电,满负荷工作时仅消耗20μA电流,休眠电流为0.3μA.针对传感器的性能特点、接...     

基于USB接口的DVB-C数字电视接收器设计

介绍基于USB2．0接口的DVB—C数字电视接收器的设计，包括系统总体设计、系统硬件和固件程序设计。该接收器采用DVB—C电子调谐器DCQ-1D／CW111、增强型USB2．0微控制器CY7C68013A，具有操作方便、容易升级、成本低等特点。     

基于USB接口的DVB-C数字电视接收器设计

介绍基于USB2.0接口的DVB-C数字电视接收器的设计,包括系统总体设计、系统硬件和固件程序设计。该接收器采用DVB-C电子调谐器DCQ-1D/CW 111、增强型USB2.0微控制器CY7C68013A,具有操作方便、容易升级、成本低等特点。     

DMB-T数字电视接收系统的研制

所介绍的DMB-T数字电视接收系统系基于USB2.0接口上,采用DMB-T电子调谐器、CY7C68013通用串行总线接口器件和计算机软件解码播放技术的系统.描述了所采用的系统硬件结构,并分析了软件结构.所设计的系统使用方便,结构简单,便于实现,成本低,且具有良好的市场前景.     

数字卫星电视接收机调谐器LW10039的设计与研究

数字电视调谐器是电视接收机顶盒中的重要部件,它主要是对模拟电视机的升级,使模拟电视机能接收和收看数字电视节目,同时具有所有广播和交互式多媒体应用功能。在介绍数字卫星电视机顶盒的基本组成模块、工作过程及工作原理的基础上,重点详述了采用零中频方案的单芯片调谐器LW10039的内部基本组成和相关参数,并且详细分析了LW10039每一个组成模块的工作原理和优点,列出了该芯片所具有的特点,描述了数字卫星电视接收机的现状及发展趋势。     

I2C总线接口协议设计及FPGA的实现

简单介绍了I2C总线规范和提出一种基于FAGA的I2C总线接口协议的设计方法，并给出了仿真结果。     

A direct-conversion receiver for DVB-H

A fully integrated low-power ultrahigh-frequency (UHF) tuner integrated circuit (IC) design for the digital video broadcasting-handheld (DVB-H) market is presented. A direct-conversion receiver is chosen over classical digital video broadcasting-terrestrial (DVB-T) architectures. The tuner IC covers UHF bands IV/V. The solution is based on a radio frequency integrated circuit (RFIC) and external low-noise amplifier (LNA) to meet the noise figure (NF) specification of 5 dB, IIP3 of 4dBm, and Gain of 89 dB. The IC includes an LNA, dual quadrature mixers, multiple bandwidth baseband (BB) filtering, three 4X voltage-controlled oscillators (VCOs), integer phase-locked loop (PLL), and reference oscillator. The design is implemented in a SiGe:C bipolar complementary metal oxide semiconductor (BiCMOS) technology and the die area is 11.5 mm/sup 2/.