多标准宏块预测与边界强度计算的VLSI架构及应用

提出一种支持H.264 High Profile 4.1和AVS JiZhun Profile 6.0的多标准宏块预测与边界滤波强度计算的VLSI架构,该架构根据解码器的算法特点,实现了H.264和AVS标准中控制占优的帧内模式预测、帧间运动矢量预测以及边界滤波强度计算算法,能应用于当前的可重构多媒体系统.对该架构进行实现后,采用TSMC 65nm工艺综合,工作频率可达到312 MHz,解码一个H.264和AVS宏块最大分别消耗351和189个时钟周期,能够满足H.264和AVS高清(1080p)实时处理的需求.     

H.264/AVC中去块效应环路滤波的VLSI实现

提出了一种适用于H.264编解码环内去块效应滤波的VLSI结构。利用相邻4×4像素块间数据的依赖关系合理组织数据存储顺序,并通过增加本地SRAM,使垂直滤波数据来自本地,读写外部SDRAM的次数减半,从而大大减少滤波处理的周期数。设置转置寄存器,水平滤波和垂直滤波可共用一维滤波电路。仿真结果显示,一个宏块去块效应滤波仅需要230个周期。在0.18μm工艺下,最大频率100M时,综合逻辑门数为14K。     

H.264视频解码芯片中与滤波相关的存储器的设计

本文对H.264解码芯片中的滤波部分所需的数据、数据的存取及芯片中所用到的存储器做了深入的分析,同时涉及到DRAM及SRAM的设计,并支持宏块级帧场自适应。为了实现H.264解码芯片中的数据的快速存取,本文提出了对数据存储的一种优化方法,通过此方法可完全达到滤波过程中对大量数据的处理。试验表明此种方法能节约存储器的资源并满足H.264滤波中对大数据量处理的需求。     

一种针对AVS去块滤波的高性能结构

在AVS视频解码器设计中,环路去块滤波成为实时处理的瓶颈之一。该文提出了一种实用的环路滤波结构,处理一个宏块只需要164个周期。使用新颖的滤波顺序,待滤波数据缓冲从1616宏块大小降低为168半宏块大小。使用数据重用策略, 滤波中间数据的存储空间大大减小。实验表明,使用0.18m CMOS工艺,在50MHz下综合,该文提出的设计只需要9.2k门。工作在50MHz频率下,该文提出的设计能够支持高清视频解码的实时滤波处理。     

H.264视频解码器芯片中与滤波相关的存储器的设计

本文对H.264解码芯片中的滤波部分所需的数据、数据的存取及芯片中所用到的存储器做了深入的分析,同时涉及到DRAM及SRAM的设计,并支持宏块级帧场自适应.为了实现H.264解码芯片中的数据的快速存取,本文提出了对数据存储的一种优化方法,通过此方法可完全达到滤波过程中对大量数据的处理.试验表明此种方法能节约存 储器的资源并满足H.264滤波中对大数据量处理的需求.     

AVS环路滤波专用结构

提出了一种用于AVS去块效应虑波的实用环路滤波结构.使用优化的滤波顺序,处理一个宏块只需要168个周期,而且硬件面积大大减小.实验表明,使用0.18μm CMOS工艺,所提出的结构只需要11.23千门.在50 MHz工作频率下,能够支持AVS高清视频解码的实时滤波处理.     

H.264解码器中一种新颖的去块效应滤波器设计

在此完成了H.264/AVC解码器中高效低功耗的去块效应滤波器设计.该设计采用5阶流水线技术,配合混合边界滤波顺序与打乱次序的存储数据更新机制,解决了数据与结构冒险问题,因此获得了正常流水线操作中的0延迟,使得基于流水线的设计架构得到最大程度的实现,同时提高了系统吞吐量并降低了功耗.该设计在FPGA芯片上验证的工作频率上限大约为200 MHz,吞吐量为滤波单个宏块需要198个时钟周期.使用0.18μmCMOS工艺,Synopsys Co.的DC工具对滤波器模块进行综合,结果为时序收敛,功耗约为2μW.仿真结果显示,可以对QCIF标准的视频(60 f/s)进行实时环路滤波,该环路滤波器可以用于H.264/Avc实时解码器中.     

一种适用于AVS自适应环路滤波器的VLSI实现

提出了一种新的适用于AVS自适应环路滤波器的VLSI实现。在实现时,采用了垂直滤波和水平滤波交叉进行的顺序,使得中间数据存储单元只需要存储两个8×8的块而不是整个宏块的数据,并且通过有效的控制机制,完成对一个宏块数据进行环路滤波仅需316个时钟周期,可以达到高清实时解码的要求。     

一种快速去块滤波器结构

为了消除由于图象的预测,补偿,变换,量化引起得块效应,H.264/AVC标准中引入了去块滤波器.本文通过采用并行滤波,介绍了一种编解码环中快速实现去块滤波的滤波器结构,分析了该结构的滤波原理以及滤波过程中数据的存储.     

H.264去块滤波快速算法的设计与实现

介绍了H.264去块滤波的基本原理,并基于滤波强度预判的思想提出了一种快速去块滤波算法.通过软件实现验证了该算法在不影响解码图像质量的前提下较标准中的算法节省了约70%的滤波运算量,有效提高了软件解码器的运行速度,有助于H.264解码器实时应用的实现.     

An architecture of entropy decoder,inverse quantiser and predictor for multi-standard video decoding

A VLSI architecture for entropy decoder, inverse quantiser and predictor is proposed in this article. This architecture is used for decoding video streams of three standards on a single chip, i.e. H.264/AVC, AVS (China National Audio Video coding Standard) and MPEG2. The proposed scheme is called MPMP (Macro-block-Parallel based Multilevel Pipeline), which is intended to improve the decoding performance to satisfy the real-time requirements while maintaining a reasonable area and power consumption. Several techniques, such as slice level pipeline, MB (Macro-Block) level pipeline, MB level parallel, etc., are adopted. Input and output buffers for the inverse quantiser and predictor are shared by the decoding engines for H.264, AVS and MPEG2, therefore effectively reducing the implementation overhead. Simulation shows that decoding process consumes 512, 435 and 438 clock cycles per MB in H.264, AVS and MPEG2, respectively. Owing to the proposed techniques, the video decoder can support H.264 HP (High Profile) 1920 × 1088@30fps (frame per second) streams, AVS JP (Jizhun Profile) 1920 × 1088@41fps streams and MPEG2 MP (Main Profile) 1920 × 1088@39fps streams when exploiting a 200 MHz working frequency.     

AVS和H.264通用IDCT模块的建模与验证

H.264和AVS协议在算法上有一定的相似性,IDCT算法的特性说明它适合被用来硬件加速.使用ARM的ESL工具SoC Designer,对AVS和H.264的算法模块IDCT进行复用建模,设计出一个能同时解码AVS和H.264码流的通用解码器的验证模型.     

基于改进KNN算法的AVS到H.264/AVC 快速转码方法

尽管音视频编码标准(Audio and Video Coding Standard,AVS)的编码性能可以与H.264相媲美,但是H.264的应用范围更加广泛,因此视频由AVS标准转码成H.264标准具有很大的应用前景.目前,主流的转码方法是将AVS的分块模式与H.264的分块模式映射的方式降低转码复杂度,但是技术之间的差异导致这两种标准之间的分块模式并不是一一映射的关系,因此会导致编码效率大幅度降低.提出一种基于改进KNN(K最邻近节点)算法的AVS到H.264/AVC快速转码方法.充分利用了AVS码流中的各种信息,通过改进的KNN算法建立了中间信息和H.264分块模式之间的映射模型.根据AVS中运动矢量信息的差异自适应确定H.264可能的分块模式,实验结果表明上述问题得到有效解决,该算法在保证H.264编码效率的前提下大幅降低了转码复杂度.     

AVS2视频编码标准技术特色及应用

围绕视频编码核心技术,简单介绍AVS视频编码标准发展历程,详细介绍了最新一代AVS视频编码标准——AVS2(GB/T 33475.2-2016)的核心创新技术,主要包括:灵活的预测划分方式、多假设帧间预测、优化的层次变换设计和自适应环路滤波处理技术以及面向场景视频应用AVS2提出的基于场景建模的高效预测编码技术.和第一代AVS视频编码标准相比,AVS2编码效率提升一倍以上;和同期HEVC/H.265国际标准相比,AVS2在场景视频编码方面有显著优势.另外简单介绍了AVS标准在数字电视广播等行业中的应用情况.     

Platform-independent MB-based AVS video standard implementation

AVS1-P2 is the newest video standard of Audio Video coding Standard (AVS) workgroup of China, which provides close performance to H.264/AVC main profile with lower complexity. In this paper, a platform-independent software package with macroblock-based (MB-based) architecture is proposed to facilitate AVS video standard implementation on embedded system. Compared with the frame-based architecture, which is commonly utilized for PC platform oriented video applications, the MB-based decoder performs all of the decoding processes, except the high-level syntax parsing, in a set of MB-based buffers with adequate size for saving the information of the current MB and the neighboring reference MBs to minimize the on-chip memory and to save the time consumed in on-chip/off-chip data transfer. By modifying the data flow and decoding hierarchy, simulating the data transfer between the on-chip memory and the off-chip memory, and modularizing the buffer definition and management for low-level decoding kernels, the MB-based system architecture provides over 80% reduction in on-chip memory compared to the frame-based architecture when decoding 720p sequences. The storage complexity is also analyzed by referencing the performance evaluation of the MB-based decoder. The MB-based decoder implementation provides an efficient reference to facilitate development of AVS applications on embedded system. The complexity analysis provides rough storage complexity requirements for AVS video standard implementation and optimization.     

一种高效的AVS自适应环路滤波器硬件设计

提出了一种高效的AVS自适应环路滤波器的结构设计。滤波器设计了5级流水线结构,通过优化滤波顺序,合理地安排片上存储空间,大大缩短了处理一个宏块的周期。提出的设计结构,处理一个宏块只需要112个周期。实验表明,使用0.18μm SMIC CMOS库,在125 MHz频率下综合,所提出的结构只需20.7千门,可以被用于AVS高清视频的实时滤波处理。     

A Novel High Performance Architecture for H.264/AVC Deblocking Filtering

This letter presents an architecture based on a new double‐filter strategy to perform the adaptive in‐loop filtering process specified by the H.264/AVC standard. The proposed architecture shows considerable advantages, both in terms of hardware cost and latency, when compared with the approaches found in the most recent literature.     

基于DCT域的任意分辨率视频可伸缩编码

空间分辨率可伸缩编码能够满足网络视频对不同码率的要求以及不同用户显示终端的需求,成为近几年研究热点.由此提出一种基于DCT域准卷积的任意分辨率下采样方法,该方法通过分析子块与宏块DCT系数之间的关系,实现了由子块DCT系数预测宏块DCT系数,通过低通滤波器截取预测的宏块低频DCT系数,实现任意分辨率下采样.实验证明:该方法适合诸如H.264、AVS等基于DCT变换的视频编码标准,且提供灵活的空间可伸缩能力.     

基于ADSP-BF533处理器的去方块滤波器的实现及优化

H.264/AVC视频标准中去方块滤波对提高重建图像质量起着重要的作用,但较高的计算复杂度是其应用所面临的主要问题。简要介绍了H.264中的去方块滤波器的原理和工作过程,提出了在AD公司的BF533处理器上对其进行优化的方法。试验结果表明,优化后的去方块滤波模块满足了实时解码的要求。