一种基于DSP的通用存储器接口的设计

DSP芯片的通用存储器接口可以满足DSP芯片访问片外存储器的需求,减少DSP芯片中嵌入式存储器的面积,提升DSP芯片整体性能。设计一款高性能的通用存储器接口是DSP芯片设计工作中的重要环节。设计并实现了一种基于DSP的通用存储器接口,支持多种同步或异步的ROM、SRAM和Flash存储器,支持存储器突发访问,支持外部总线共享。经过仿真验证,存储器接口可以正常工作。目前已成功应用于一款32位DSP芯片中。     

DSP中的存储器共享与快速访问技术设计

介绍了在多个DSP之间或者DSP与其他CPU之间存储器共享技术的基本设计方法，重点介绍了如何在设计处提高存储器的访问速度和克服访问竞争的方法。     

TMS320VC5402系统的Flash存储器并行自举与实现

在一些脱机运行的数字信号处理器(DSP)系统中,用户代码需要在加电后自动装载运行闪速(Flash)存储器并行自举是DSP入门套件(DSK)脱机工作的首选方法.通过基于DSK这种为开发人员提供的低价格、独立的开发平台,以实现TMS320VC5402系统的Flash存储器并行自举为目的,分析了Flash存储器的读写操作、DSP的自举等相关原理,设计了两套基于不同DSP工作模式的Flash存储器自举方法,编写了完整的DSP程序,成功实现了两种自举方法,并以此为基础设计且实现了一套完整的基于Flash存储器的DSP并行自举引导系统,最后通过对一个简单实例的测试验证了该自举系统的可行性与有效性.     

基于共享总线结构的存储器内建自测试电路

随着片上系统处理的数据增多,数据存储器测试逻辑相应增加,在保证测试功能的同时减小测试电路面积是当下急需解决的问题。基于共享总线结构的存储器内建自测试(MBIST)电路,通过将多个存储器引脚信号进行复用的方式,对存储器进行层次化设计,将物理存储器拼接组成逻辑存储器模块,再整合多个逻辑存储器成为一个大的存储器集模块,MBIST控制器针对存储器集进行MBIST,从而减少测试逻辑数量以达到减小测试电路占用面积的目的。通过实验证明,该结构可以满足MBIST相关需求,相较于针对单颗存储器测试的传统MBIST电路面积减小了21.44%。该方案具有良好的实用性,可以为相关存储器测试设计提供参考。     

多级并行的多核DSP软件设计

随着信号处理性能需求不断提高,多核DSP软件开发是一个重要发展趋势。指令并行、多核并行处理、计算和传输并行等都是提高处理性能的方法。多核DSP处理器多级存储器中,越靠近内核存储器容量越少。在大数据量处理中需要相应的大存储器容量,无法直接将任务分配到各个处理器内核。针对这一问题,探讨了基于8核处理器的并行任务分配,并根据多核DSP的架构,采用两级乒乓的方式来实现大点数FFT的设计。该设计采用DMA方式实现了处理和传输并行,提高了处理性能。     

异构多核DSP芯片的可测性设计

本文介绍了一款异构多核DSP芯片的可测性设计实现,包含存储器内建自测试、存储器修复、扫描链设计、测试压缩和全速扫描测试。文章首先对芯片架构和可测性设计难点进行了介绍,并制定了全芯片可测性设计的策略,随后介绍了具体的实现,最后给出了覆盖率结果。实验结果表明该设计的测试覆盖率符合工程应用要求。     

银河飞腾DSP芯片总剂量辐照试验研究

利用60Co产生γ射线辐射场对国产银河飞腾DSP的总剂量效应进行了初步试验.建立了一个辐射环境下银河飞腾DSP芯片功能检测的计算机测量平台,对不同剂量率(2～10 rad(Si)/s)、不同积累剂量情况下,银河飞腾DSP的存储器、数据总线等进行了测试.试验结果表明,银河飞腾DSP在总剂量115.2 k rad(Si)情况下存储器读取和CPU内核运行功能正常.     

TMS320C6657：1.25GHz DSP开发方案

TI公司的TMS320C6655/57是定点/浮点数字信号处理器（DSP）,基于KeyStone多核架构,内核速度高达1.25GHz,集成了各种包括C66x内核、存储器子系统、外设和加速器在内的各种子系统,适用于高性能低功耗可编程应用,如任务关键型、测试与自动化、医疗影像以及基础设施设备等。TI公司的TMS320C6655/57 DSP最高可以提供2.5GHz的累积DSP,使得该平台具有高能效,并易于使用。此外,它与所有现有的C6000系列、定点和浮点DSP完全向后兼容。     

片上FLASH存储器接口的设计

DSP片内有限的存储容量限制了其信息处理能力,针对这一特点,本文设计了外部存储器接口,使DSP具有了和FLASH等异步存储器的无缝接口,用户可以方便的外接存储器芯片来扩展存储空间。文章中给出了设计思路与实现,并进行了RTL级验证,设计的外部存储器接口在功能和时序上符合各种存储器技术规范,达到了预定目标。     

一种DSP和通用CPU一体化的处理器架构及其4核实现

提出了一种DSP和通用CPU一体化的处理器架构,并完成了一款基于该架构的同构4核处理器设计和流片验证.该处理器基于VLIW结构,支持自主定义的DSP指令系统,兼容现有通用的MIPS 4KC处理器指令集,支持最大8个指令通道的并行发射.处理器在不改变CPU的指令编码以及执行顺序的前提下,实现了芯片结构上的DSP和CPU执行处理的一体化,适合在统一的平台上同时完成宽带通信和多媒体的信号和协议处理的嵌入式应用开发.处理器内核通过自主定义的DSP指令字中前后并行标识位和一条专用的前导paralink指令实现了DSP与CPU指令的并行发射.在4核处理器的同构架构上,采用了全局读局部写的多核间片上数据存储策略,在控制硬件开销的基础上实现片上数据的共享.仿真和流片验证结果表明,所提出的DSP和CPU一体化处理器架构可行,在宽带通信和多媒体等嵌入式应用上具有优势.     

ADSP􀀁BF535 存储器的分级管理机制及其性能评估

存储器的管理机制及其性能直接决定DSP的性能。文章首先分析了ADSPBF535的存储器分级管理机制，对各个区域的存储器进行了详细讲解。其次，针对该DSP的L1、L2，进行了并行指令和FFT运算的性能评测。再次。进行了多种存储器之间的DMA数据传输测试，给出了具体的速度指标。评测数据证明了BF535具有优良的存储器性能，为Blackfin系列DSP的工程应用设计提供了重要的数据参考。     

Tensilica HiFi2音频DSP支持DRM解码器

TensiliCa宣布,即将推出基于HiFi2音频DSP的DRM解码器,设计人员可以很方便地集成HiFi2引擎到SOC设计中。该解码器基于杜比源码开发且通过了杜比实验室验证。数字无线电系统设计者只需要一个处理器内核（TensilicaHiFi2音频DSP）就可以支持世界各地数字无线电接收器中的音频解码标准。TensilicaHiFi2音频DSP已支持四个地面和卫星数字无线电标准,     

CISC微处理器嵌入式内核的设计

设计了与80C51兼容的微处理器嵌入式内核，用Cadence进行了仿真验证，建立了模型库。仿真结果表明，电路时序特性满足80C51的要求。同时，还对CPU和存储器进行了详细设计。该内核具有速度高、功耗低的特点。     

基于LabVIEW的存储器检测系统研究

针对某装备的存储器没有相应的测试设备,测试内容比较繁琐,设计了基于LabVIEW的存储器检测系统.硬件依托PXI测试总线予以实现,具有可靠性高,灵活性强的特点.针对组合存储器的特点,设计了专用的接口适配器,主要用于实现信号的同步和调理.文中分析了存储器的故障类型,研究March算法并进行了扩展.系统以LabVIEW作为软件工具,实现了对存储器的自动测试,用数据库实现了测试算法与测试程序的分离.该系统具有操作容易,可扩展性强等特点,有效提高了对某装备存储器的测试效率.     

基于 IEEE 1500标准的嵌入式 ROM及SRAM内建自测试设计

嵌入式存储器在SOC中所占的面积比越来越大,同时也对嵌入式存储器测试技术提出了新的挑战．IEEE 1500标准为IP核设计商与集成商制订了标准的测试接口．基于此标准,本文完成了针对嵌入式存储器的测试外壳与具有兼容性的控制器的设计,以SRAM和ROM为测试对象进行验证,测试结果表明,该系统能准确地检测存储器存在的故障．     

基于DSP的音频信号处理系统的设计

本文提出基于DSP的音频信号处理系统的设计方法和电路。运用DSP技术和硬件电路设计知识进行了DSP最小系统设计,包括DSP芯片选型、电源设计、复位电路设计、时钟电路设计、存储器扩展设计、音频处理模块设计、JTAG接口等。最后以自行设计的高速DSP板为硬件平台,使用CCS软件,编写测试程序,经过多次软硬件调试和测试,验证了DSP最小系统板能正常运行,能满足基本信号处理的要求。     

从FPGA自举加载DSP程序的实现方法

提出在FPGA与DSP组成系统硬件平台的情况下，将FPGA的ROM作为DSP的外部存储器，从FPGA自举加载DSP程序。经过实践验证，该方法准确可靠，与传统的单独使用EEPROM或者FLASH作为DSP外部程序存储器的方法相比，具有充分利用系统资源、实现简单等优点。在给出了DSP自举加载原理的基础上，详细介绍了硬件及软件设计方案，并给出了关键程序的代码。     

基于DSP的振动测试系统设计与实现

以DSP芯片TMS320VC5402例，论述了利用DSP芯片进行振动测试系统设计的方法。着重分析了振动测试系统中的信号采集、信号处理、DSP的存储器、硬件接口等关键问题。测试结果证明，该振动测试系统具有误差小、速度快、实时性强等特点。     

激光雷达多通道高速数据采集系统设计

设计了一款“FPGA+DSP”架构的高速数据采集系统,可对激光雷达的多路回波信号进行同步并行采集,数据反演及远程传输。FPGA在同一触发信号激励下,可对输入的四通道回波信号进行高速采集、累加、存储;DSP读入四个通道的累加结果,求平均后进行反演,并以TCP/IP协议实现数据的远程传输。设计完成的数据采集系统在一台“米”散射激光雷达系统中进行了测试,结果表明：该系统可对脉冲重复频率为1khz的多路回波信号以20 mHZ的频率进行采样,并可对5000次的回波信号进行对应点累计平均,完全满足激光雷达数据采集的特定要求。本系统具有性价比高、便携、可实现数据的远程共享,在多光谱激光雷达及高光谱分辨率激光雷达的数据采集中具有推广价值。     

实时图像跟踪系统中TMS320C6x DSP的软件优化

TMS320C6x系列DSP器件采用了VelociTI TM体系结构的内核,集成了DMA控制器等多种功能强大的外设,并具有以blocks和banks划分的内部数据存储器.要充分发挥硬件潜力,提高系统性能,就必须采取一系列措施来优化DSP软件,实现指令的高度并行和流畅的流水线操作.文章介绍了TMS320C6x C语言优化方面的一些有效的方法,包括硬件特点考虑,指令存储器相关性消除,以及代码结构改善等.并给出了实时图像跟踪系统中的应用和结果.