合并单元检测技术探讨

合并单元是数字化变电站数字接口的核心功能单元,涉及变电站内甚至变电站间多种设备,是保证各类数据准确可靠的关键.在介绍合并单元主要功能的基础上,分析了合并单元同步方法,从同步误差、采样准确性等方面系统阐述了合并单元的模拟和数字检测两种方法.     

数字化变电站中实现电压电流同步的合并单元

基于对合并单元的本质功能就在于实现电压电流信号同步的认识,对合并单元原定义给出了新的阐释,梳理了合并单元的标准,并按照更好实现采样数据同步的误差要求,讨论了目前规定使用的三种站级同步信号,根据模块化思想分析了其电压电流同步功能的实现过程,介绍了现有的合并单元硬件实现方案,最后给出了合并单元发展趋势等的看法。     

智能变电站扩建间隔合并单元同步测试方法研究

介绍了智能变电站合并单元数据同步方式,分析了不同数据同步方式下合并单元同步性测试存在的问题,提出了一种在智能变电站新间隔扩建中合并单元测试数据同步性的方法,该方法利用合并单元检修机制、电压切换功能隔离测试设备与运行设备,解决了智能变电站母线不停电进行间隔合并单元同步测试的问题。     

基于合并单元装置的高精度时间同步技术方案

智能变电站的发展对合并单元的时间同步性能提出了更高的要求,研究如何实现高精度的对时和守时功能是智能变电站发展的现实需要。文中从授时源误差、晶振特性、守时算法、逻辑处理等主要因素出发,针对合并单元装置的对时及守时技术需求,探讨了高精度时间同步的设计与实现方法。在此基础上,提出一种具有工程意义的合并单元时间同步技术的实现方案。该方案以现场可编程门阵列(FPGA)为控制核心,在FPGA内部使用不同功能模块实现各个环节的逻辑设计,并通过CPU与FPGA的相互配合实现精确的时间同步及良好的守时性能。合并单元时间同步性的试验结果及其在智能变电站的实际应用表明,该技术满足了智能变电站内合并单元装置时间同步功能的要求。     

数字化变电站中通用合并单元MU的设计与实现

根据IEC61850标准对合并单元的定义,从分析合并单元的功能和结构入手,研究了合并单元的设计与实现,描述了主要模块的电路结构,特别说明了合并单元的同步需要考虑问题。结合实际设计开发经验,总结了合并单元设计中应注意的问题。最后简要介绍了合并单元与二次设备的连接方式、数据通信方式、以及合并单元在数字化变电站中的配置模式。     

基于实时Linux的合并单元同步采样测试装置研制

同步采样测试包含了数据同步测试与采样值精确度测试两个方面,是合并单元最重要的指标之一。在分析了合并单元同步采样测试的现状与存在的技术难点的基础上,介绍了一种基于实时Linux系统结合FPGA实时子系统、接口信号可扩展的合并单元同步采样测试装置的具体实现方法。该方法将FPGA的普通I/O管脚构成一个信号接口总线,通过读取信号接口板的I2C总线EEPROM保存的信息,来分配FPGA管脚的功能,从而实现接口信号的可扩展性,满足合并单元输入输出信号灵活多变的需求。同时,FPGA实现了采样值报文的接收,记录报文接收时标,采样值报文的生成与发送以及模拟MII接口直接与PHY通信等功能。结果表明,本测试装置能准确反映合并单元的数据同步精度、采样值精度,具有较强的实用价值。     

电子式互感器合并单元时间同步问题的解决方法

文章简要介绍了连接电子式互感器与二次保护、测量设备的合并单元及其主要功能,通过分析合并单元在实际应用过程中所存在的时间同步问题,阐述了相关国际标准对时间同步的具体要求。提出了一种基于复杂可编程逻辑器件(CPLD)技术解决合并单元时间同步的新方法。该方法利用CPLD硬件执行速度快、I/O端口多的特点,结合甚高速集成电路硬件标准语言(VHDL)编写的内部运行软件,能够快速、准确地实现合并单元的同步。通过软件仿真分析和现场试验,证明了此方法的可行性,具有很好的工程实用价值。     

采用FPGA&DSP实现电子式互感器合并单元

一次电子式互感器与变电站实现数字化连接主要通过合并单元来实现.为此,介绍了电子式互感器数字输出接口的重要组成部分-合并单元的定义及其组成,分析了合并单元的功能特点进而提出了一种以FPGA和DSP构架的合并单元实现方案;使用FPGA实现了合并单元的同步功能,并利用FPGA由用户定制专用硬件电路的高速、并行处理能力以及DSP的数字运算、控制能力,将两者互相补充,实现了12路数据接收、处理、以太网通讯的功能.利用此方案实现的合并单元满足了电子式互感器数字接口高可靠性、强实时性、多任务的要求.合并单元的校验方法和实验结果验证了此方案的可行性.     

采用FPGA&DSP实现电子式互感器合并单元

一次电子式互感器与变电站实现数字化连接主要通过合并单元来实现。为此,介绍了电子式互感器数字输出接口的重要组成部分—合并单元的定义及其组成,分析了合并单元的功能特点进而提出了一种以FPGA和DSP构架的合并单元实现方案;使用FPGA实现了合并单元的同步功能,并利用FPGA由用户定制专用硬件电路的高速、并行处理能力以及DSP的数字运算、控制能力,将两者互相补充,实现了12路数据接收、处理、以太网通讯的功能。利用此方案实现的合并单元满足了电子式互感器数字接口高可靠性、强实时性、多任务的要求。合并单元的校验方法和实验结果验证了此方案的可行性。     

变电站自动化系统过程层合并单元的研究

合并单元是IEC 61850提出的位于过程层介于电子式互感器与间隔层设备之间的新设备.在介绍合并单元的定义和特点的基础上,阐述了合并单元的同步功能、数据处理、与间隔层的数据通信及信息模型等模块,列出其测试方案与测试结果,指出了合并单元尚存在的问题,为以后的研发提供借鉴.