匹配滤波器的多相实现

本文介绍了匹配滤波器在直接序列扩频通信系统的同步捕获中的应用，研究了数字匹配滤波器的实现方法，提出了基于多相分解的实现结构。与传统的直接实现形式和折叠滤波器等改进形式相比，多相形式具有占用资源少的优点。     

匹配滤波器的FPGA实现

本文介绍了匹配滤波器在直接序列扩频通信系统的同步捕获中的应用,研究了数字匹配滤波器的实现方法,提出了基于多相分解的实现结构.与传统的直接实现形式和折叠滤波器等改进形式相比,多相形式具有节省存储空间的优点.     

MLS相关器的一个匹配滤波器等效结构

本文从滤波器的观点出发,得到用于线性系统解卷积,ＭＬＳ相关器的等效匹配滤波器结构,并给出该滤波器的性质。本文讨论了该匹配滤波器设计时的参数选择并给出仿真算例。     

高动态扩频接收机中数字匹配滤波器的FPGA设计

本文介绍了一种高动态扩频数字接收机中数字匹配滤波器的原理和其基于FPGA的实现方法。改进的数字匹配滤波器的资源消耗仅为折叠匹配滤波器的一半,本文提出的方法适用于高动态环境下扩频信号的长伪码快速捕获。     

非相干扩频捕获的匹配滤波器参数分析

在直接序列扩频传输系统中,接收端通常利用匹配滤波器实现扩频信号的初始捕获,扩频码同步时匹配滤波器的输出信噪比是决定捕获性能的一个重要因素。针对非相干直接序列扩频信号,通过理论推导和仿真验证得到了匹配滤波器输出信噪比与载波频差、扩频比以及匹配滤波器参数之间的关系,该结论可以为匹配滤波器的设计提供依据。     

用四端子器件实现的一种新型直接序列扩频匹配滤波器

提出了用四端子器件实现一种新型结构的直接序列扩频匹配滤波器，根据四端子器件的特点，从结构上分析了新型匹配滤波器结构相对于传统的数字匹配滤波器结构的优越性所在，它既保留了传统数字匹配滤波器的低功耗等特点，同时又具有结构简单的特点，大大减少了器件数目，HSPICE的模拟结果及测试芯片的实验结果验证了系统结构设计的可行性。     

基于UNPOF和ECPSDF的复合匹配滤波器设计研究

根据UNPOF算法和ECPSDF算法的特性分析,综合得出了基于上述两种算法的复合匹配滤波器算法.模拟和试验结果表明该算法能实现UNPOF和ECPSDF算法的相互补偿,进一步改善匹配滤波器畸变容限.     

高动态直扩信号快捕设计与FPGA实现

为了解决高动态直扩信号捕获速度与资源消耗的矛盾,分析了部分匹配滤波结合快速傅里叶变换(PMF-FFT)的捕获性能。针对PMF-FFT捕获范围有限且占用硬件资源过多的问题,采用递归折叠匹配滤波器代替常规匹配滤波器的方法大大节省了硬件资源,并行FFT保证了其捕获速度,同时采用扫频方法成倍增加了频偏捕获范围。给出了该方法的FPGA设计结构与实现结果,验证了该方法的有效性。与FFT循环卷积方法相比,在频偏捕获范围一定的前提下,所提方法捕获速度快,占用资源较少,非常适合高动态直扩信号的快速捕获。     

数字匹配滤波器VHDL软核的设计与实现

匹配滤波器是扩频系统中常用的捕获方法之一。本数字匹配滤波器软核用VHDL语言,采用参数化方法实现。根据数字匹配滤波器的结构,选择扩频码长度、采样点的个数等几个相关的变量作为可变的参数来设计。随时间的推移,还可以选用新的FPGA来降低成本,增加可靠性,或者制作成ASIC。     

可变长度的数字匹配滤波器的原理与设计

数字匹配滤波器具有很强的信号自理能力，是通信系统中常用的一种部件。文中介绍可变长度的通用数字匹配滤波器的原理与设计。     

并行数字匹配滤波器的设计

介绍了匹配滤波器原理,分析了匹配滤波并行处理的算法,提出了一种适合高速处理的并行数字匹配滤波器的设计方法。使用Matlab软件进行了仿真,根据仿真结果证明了此设计方法可行。给出了利用可编程门阵列(Field-Programmable Gate Array,FPGA)实现16阶高速并行数字匹配滤波器的方案,指出了实现的要点。在系统中进行了性能测试,结果表明,采用该并行处理算法实现的数字匹配滤波器适合高速信号处理。     

基于FPGA的匹配滤波接收机实现技术研究

高效数字匹配滤波器设计是数字接收机中提高信噪比改善系统信号处理性能的一项关键技术。数字匹配滤波器在通信和雷达接收机中应用广泛,文中分析了匹配滤波接收机的基本原理,介绍了QPSK信号匹配滤波接收机的FPGA实现过程,并给出了基于Xilinx ISE 8.2i的Test Bench Waveform仿真结果。     

Differential matched filter architecture for spread spectrumcommunication systems

The authors present a new digital matched filter architecture: digital differential matched filter (DDMF), that employs novel schemes to reduce the number of multiplications and accumulations (M and A). Theoretical analysis shows that the DDMF saves half of the M and A hardware in comparison with the conventional filter, and maintains identical processing gain. This makes the proposed DDMF more suitable for direct sequence spread spectrum (DSSS) communication systems and low power VLSI implementations     

一种基于数字匹配滤波器的伪码捕获方法

基于匹配滤波器的伪码捕获方法由于其速度优势在直扩通信系统中得到越来越广泛的研究和应用。数字匹配滤波器在基于软件无线电架构的数字通信系统中有很强的实用性。为提高伪码同步性能,提出了一种基于数字匹配滤波器的伪码捕获方法,主要针对载波多普勒频偏较小的应用场合。该方法保留了匹配滤波器捕获方法的速度优势,同时降低了虚警概率,提高了同步精度。该方法已成功应用于某系统。     

可变长度的数字匹配滤波器的原理与设计

数字匹配滤波器具有很强的信号处理能力，是通信系统中常用的一种部件。文中介绍可变长度的通用数字匹配滤波器的原理与设计。     

数字差动匹配滤波器技术在PN码捕获系统中的应用

重点介绍了数字差动匹配滤波器(DDMF)的结构和原理，提出了一种采用DDMF进行PN捕获的方案。研究结果表明：此方案能实现快速捕获，与传统的数字匹配滤波器(CDMF)相比能节约硬件资源。     

基于折叠结构的半带滤波器的设计

半带滤波器是一种高效的数字滤波器,目前流行的半带滤波器设计方法一般能够满足参数要求,但其存在着功耗高、面积大、资源耗费代价高等不足之处。为了弥补上述的不足,文中提出了一种基于折叠技术的新的半带滤波器设计方法。首先根据设计要求用MATLAB产生相应的滤波器系数,用CSD码对系数进行优化,然后采用折叠结构,通过代码实现。设计过程当中还用到分时复用和重定时技术。相比其它半带滤波器的设计,本设计具有耗费的资源少,整个抽取、滤波过程包括系数产生始终没有用到乘法器,而且延迟小、功耗低、面积小、单一时钟控制有很高的稳定性。     

Experimental Results for Four-Phase Digital Matched Filtering of Spread-Spectrum Waveforms

In this paper, the implementation and experimental testing of a noncoherent four-phase digital matched filter (DMF) is presented. The DMF represents the experimental realization of A. Baier's theory of complex valued envelope matched filtering [1].     

一种用于符号同步的奈奎斯特滤波器优化设计

本文设计了一种用于完成QAM数字电视解调芯片中符号及匹配成形功能的奈奎斯特滤波器。对数字前端中的传统结构进行联合设计,系统结构得到优化。通过对滤波器结构的优化设计,减小了所设计的滤波器的门级电路规模,从而降低了芯片的版图面积。仿真结果表明,该滤波器通带纹波小于0．4dB,带外抑制小于-43dB。满足DVB-C标准的要求。