FPGA在激光陀螺指北仪中的应用

激光陀螺指北仪中有较多的数字信号需要处理,包括对激光陀螺的计数、对光栅编码器的计数、驱动步进电机以及对部分电路进行状态检测等。用一片FPGA实现这些功能,不但减小了系统的体积,而且由于利用FPGA对激光陀螺进行脉冲细分而提高了精度。     

激光陀螺分形噪声的理论与实验研究

给出了一种利用小波分解求取激光陀螺分形噪声参数的方法。采用dB10小波,分别对中精度和高精度激光捷联导航系统(LINS)100Hz导航数据做7次小波变换,估计出了两种陀螺中分形噪声的分形指数γ分别约为1和2;试验说明,在导航频率下,激光陀螺噪声表现出的不是随机游走,而是一种零偏不稳定性和角速率随机走,并对这一现象的成因进行了深入讨论。为了减少这种不稳定性,从激光陀螺设计制造角度,应提高光源输出功率和镀膜质量;从信号处理角度,应设计适合LINS的数字滤波算法。最后给出了利用FIR滤波器凹点作为陷波器的参数设计结果,实测数据证明,在阶数增加很少的情况下,实现了对3个陀螺抖动频率同时陷波,提高了激光陀螺数据输出精度。     

基于SoC的激光陀螺检测电源

本文设计了基于SoC的激光陀螺检测电源,以混合信号系统级芯片C8051F005为核心,由输入调理、数据采集处理、键盘控制、显示模块和远程通信模块组成。软件部分主要完成了对激光陀螺检测电源的本地控制和监控编程,以及远程控制和监控的本地通讯协议编程,实现了对激光陀螺的自动控制。     

基于FPGA的激光陀螺自适应抖动剥除

去除激光陀螺输出信号中的抖动信号是机械抖动偏频激光陀螺信号处理电路的主要工作之一。为了满足机械抖动偏频激光陀螺在快速跟踪中的应用要求,基于现场可编程芯片(FPGA)实现了激光陀螺自适应抖动剥除的软硬件设计,其次在静态条件下对系统抖动剥除效果和剥除后的激光陀螺零偏进行测试,最后进行动态试验,给出了LMS自适应抖动剥除的动态响应曲线,验证了LMS自适应抖动剥除的零延时性。实验结果表明,系统能有效去除陀螺输出信号中的抖动成分,其相位延迟几乎为0,完全可应用于需要实时输出角速率信息的场合。     

斜装激光陀螺石英加速度计标定算法研究

对斜装激光陀螺石英加速度计的标定算法进行了研究。在对斜装原理分析的基础上,分别建立了激光陀螺和石英加速度计的误差模型。基于大理石平板和速率转台,设计了基于最小二乘法的斜装标定算法。该算法省去了复杂的标定工装的设计环节,减少了误差积累,具有精度高,残差小,经济方便的优点。将该算法标定的误差参数在导航软件中进行补偿,激光陀螺精度优于0.05 (° )/h,石英加速度计精度优于5×10-5g0(g0=9.8 m/s2)的激光惯性测量装置,10 min静态导航精度优于10 m,6 min动态导航精度优于40 m。完全满足工程应用中对高精度激光惯性测量装置的参数分离要求。     

一种激光陀螺惯导仪表信号采集电路设计

在激光惯导系统设计中,惯导仪表信号采集电路需要具备高精度采集惯性仪表信号和体积小的特点。介绍了一种简单且精度高、体积小的信号采集电路设计方法,该方法采用FPGA对激光陀螺输出信号进行采集和FIR滤波,采用I/F电路对石英挠性加速度计输出的电流信号进行转换,利用FPGA进行可逆计数从而转变为加速度计信号值。详细介绍了惯导仪表信号采集电路硬件和软件设计过程,包括I/F电路设计、FIR低通滤波器设计等,最后通过试验验证设计的正确性。     

基于FPGA和DSP的多用激光雷达信号处理器

介绍一种基于FPGA和DSP的多用激光信号处理器,通过对FPGA和DSP进行不同的编程,既可以用于激光成像系统,也可以用于激光测距系统。详细地介绍了其硬件组成以及应用于不同系统时FPGA和DSP内部的编程实现。     

基于FPGA 和DSP 的多用激光雷达信号处理器

介绍一种基于FPGA 和DSP 的多用激光信号处理器,通过对FPGA 和DSP 进行不同的编程,既可以用于激光成像系统,也可以用于激光测距系统。详细地介绍了其硬件组成以及应用于不同系统时FPGA 和DSP 内部的编程实现。     

激光陀螺小波滤波方法研究

为了减小激光陀螺随机误差对激光捷联惯导系统对准、导航精度的影响,采用小波分析方法对其输出信号进行滤波处理.开发了评估软件,并对其在实际系统中滤波前后效果进行了深入研究.结果表明,评估软件准确可靠,小波分析方法简单实用,特别适合激光陀螺信号的处理,在很大程度上提高了系统对准、导航精度.     

XC3S400AN在四频差动激光陀螺脉冲信号计数中的应用

为了提高四频差动激光陀螺惯性导航系统的性能,需要应用快速高精度的陀螺脉冲信号计数技术。根据脉冲零头计数原理,应用高性能的FPGA芯片XC3S400AN,基于VHDL结构描述语言,对高精度高频率时钟信号进行时序控制及同步处理,设计出一种四频差动激光陀螺脉冲信号计数电路,并进行了实验测试。测试结果表明,电路能消除脉冲信号的±1计数误差,可长时间稳定工作,满足对陀螺脉冲信号计数实时性和精确性的要求,达到了预期目标。     

应用于天线控制的组合导航系统设计

根据车船等移动载体通信卫星天线平台对导航系统的性能要求,设计了一款以DSP和现场可编程门阵列(FPGA,Field Programmable Gate Array)为核心处理器的捷联惯性导航系统(SINS,Strapdown Inertia Navigation System)/全球定位系统(GPS,Global Positioning System)组合导航系统,FPGA完成对陀螺、加速度计和GPS数据的采集和预处理;DSP进行捷联惯导姿态、速度和位置的解算,以及运用卡尔曼滤波实现SINS与GPS的组合导航解算,并将解算结果发送给天线平台伺服控制系统以实现天线实时、准确、可靠指向通信卫星的控制。最后进行了跑车试验,验证了导航系统软、硬件设计的正确性和可靠性,同时,系统具有体积小、成本低、配置升级灵活等优点,能够满足天线平台控制系统对组合导航系统的精度要求。     

大容量闪存器件K9KAG08U0M与DSP的接口设计

大容量闪存器件以其体积小、容量大、易于扩展等优点在存储器领域得到广泛应用,介绍2G字节容量NANDFlash K9KAG08UOM的特点和使用方法,并以某激光惯导计算机板设计为例,重点阐述其与数字信号处理器（DSP）TMS320C6713B的硬件接口和软件设计方法。湖试和海试试验结果表明该接口设计方法可靠性高。可扩展能力强。易于编程。具有较高的实用价值。     

激光陀螺捷联惯性导航系统IMU误差标定

针对激光陀螺捷联惯性导航系统惯性测量单元(IMU)误差标定对转台精度、基座对北和调平要求较高,以及系统工作时激光陀螺抖动、长时间工作温度升高、算法复杂等因素,提出了以速度为观测量,采用以最小二乘拟合法的系统级标定法。通过三轴转台多位置测量：静止 转动 静止,快速辨识三轴激光陀螺和三轴加速度计正交安装误差、传感器零偏、刻度因子等24个误差参数,整个标定过程时间约2 h,多位置对准航向、横滚、俯仰测试精度优于0.012°。实验表明,采用该方法算法简单,操作过程便捷,可以有效提高激光陀螺捷联惯性导航系统IMU精度。     

基于FPGA的GPS数据采集器的设计与实现

针对车载和机载卫星导航系统的数据采集问题,采用以现场可编程门阵列（Field Programmable Gate Array,FPGA）为平台的GPS导航系统数据解析方案。该设计以NMEA-0183协议的数据格式为基础,循环判断报文头、定位状态、校验位和结束位标志,根据逗号计数器的值决定提取所需要的导航信息,直至完成正确的解析。用Verilog HDL硬件描述语言完成了代码设计,并在FPGA内部生成硬件电路。仿真与硬件测试结果均表明该设计可提取导航系统中的定位信息。     

基于FPGA的测角脉冲细分电路的设计

对传统的数字化转角测量方法进行了简要介绍,提出了一种能够提高测角分辨率的脉冲细分技术,并结合激光陀螺输出信号对该方法进行了误差分析。接着利用FPGA对此项技术进行了硬件实现,具体描述了电路各部分的工作原理及程序设计,并使用QuartusⅡ软件对电路进行了仿真。最后,对某型激光陀螺输出信号进行周期采样,对电路进行了实验验证。结果表明该技术能够有效提高转角测量分辨率,电路工作稳定,取得了预期的效果。     

基于谐振式光学陀螺的RS422传输系统设计

为实现谐振式光学陀螺中现场可编程门阵列（FPGA）主控芯片与上位机之间的数据传输需求,便于实时调整陀螺的各项参数、优化陀螺的工作状态。该文采用全双工通信RS422串口与USB接口实现了基于FPGA的谐振式光学陀螺数字检测系统与MATLAB上位机的连接。在分析了陀螺的工作原理的基础上,重点开展了RS422串口在陀螺系统中的软硬件和上位机通信功能设计。实验结果表明,该数据传输系统工作稳定,灵活可靠,能较好地实现谐振式光学陀螺与MATLAB上位机间的数据传输。     

基于VxWorks的高速数据采集技术在惯性测量中的应用

为提高激光陀螺惯性测量系统数据采样频率,实现系统的高精度导航解算,使系统导航结果真实性更好,采用基于VxWorks实时操作系统的PCI总线数据采集技术。介绍了数据采集系统的硬件实现框图,对VxWorks程序实现PCI总线控制进行了具体分析,详细总结硬件和软件实现方法。实验结果表明,该方法能够满足系统高速、实时、可靠的应用要求,较ISA总线数据传输速度有明显提高。     

FPGA和DSP平台惯性传感器信号小波处理

为了满足光电跟踪系统对激光陀螺信号去噪处理提出的高实时性要求,对小波阈值消噪算法的特点进行分析,提出一种基于FPGA和DSP的硬件平台实现此滤波算法,达到了高实时滤波的要求,且滤波效果明显。实验结果表明,设计的硬件系统对单频率和多频率噪声都具有去噪功能,并将输出延时降低在15μs以内。