一种带有超结浮空层的槽栅场阻IGBT

本文提出了一种带有超结浮空层的槽栅场阻IGBT,它具有高的击穿电压(>1200V),低的正向压降和快速的关断能力。高掺杂的 SJ 浮空层在阳极侧引入了电场峰的同时优化了器件内载流子分布,带来关态击穿电压提高,开态、开关态能量损耗减少等好处。在保持电荷平衡的前提下,增加 SJ 浮空层的厚度可以提高击穿电压和降低正向压降,降低 P 型阳极浓度可以减少关断损耗。与传统结构相比,新结构击穿电压提高了100V,正向压降降低了0.33V（电流密度为100A/cm2）,关断时间缩短了60%。     

Trench SJ IGBT 的仿真研究

本文对沟槽型超结绝缘栅双极晶体管(trench SJ IGBT)进行了全面的分析,并通过Sentaurus TCAD仿真软件将其与沟槽型场截止绝缘栅双极晶体管(trench FS IGBT)进行了详尽的对比,仿真结果显示,在相同的条件下与trench FS IGBT 相比,trench SJ IGBT 的击穿电压提高了100 V,饱和导通压降降低了0.2 V,关断损耗减少了50%。最后,文章研究了电荷不平衡对trench SJ IGBT 的动静态参数的影响。对各参数和它们对电荷不平衡的灵敏度之间的折中进行了讨论。     

新型具有低比导通电阻的多超结功率器件结构

提出一种新型多超结LDMOS功率器件,通过在横向和和纵向P柱区与N柱区之间的相互作用降低器件的导通电阻。在这一结构中,多层超结通过相互反向排列而形成,相比于常规超结的二维耗尽,MSJ由于纵向电场调制的作用形成三维耗尽,并且由于深漏的存在,电流分布更好,在各项条件的作用下,漂移区的掺杂浓度得到了提高,降低了器件导通电阻。底层超结的电场屏蔽效应使得该器件达到电荷平衡,由于衬底辅助耗尽效应效应产生的漏区高电场降低了,在漂移区产生一个均匀分布的电场并且获得高击穿电压。通过数值模拟仿真验证表明：在维持高击穿电压的情况下,长12微米的MSJ功率器件的导通电阻相比于同样大小的常规器件降低了42%。     

一种具有超强电荷积累效应的高优值超结SOI LDMOS

A novel silicon-on-insulator(SOI) super-junction(SJ) LDMOS with an ultra-strong charge accumulation effect is proposed. It has two key features: an assisted-accumulation trench-type extending gate(TEG) with a high-k(HK) dielectric and a step-dopedN pillar(TEG-SD SJ LDMOS). In the on-state, electrons accumulate at the sidewall of the HK dielectric from the source to the drain by the TEG. Furthermore, the high permittivity of the HK dielectric leads to an ultra-strong charge accumulation effect. As a result, an ultra-low resistance current path is formed. The specific on-resistance(Ron;sp/ is thus greatly reduced and is independent of the drift doping concentration. In the off-state, the step-dopedN pillar effectively suppresses the substrate-assisted depletion effect by charge compensation. Moreover, the reshape effect of the HK dielectric and the new electric field(E-field) peak introduced by the step-dopedN pillar enhance the drift region E-field. Hence, the BV is improved. Simulation indicates that the TEG-SD SJ LDMOS achieves an extremely low Ron;sp of 1.06 m cm2 and a BV of 217 V. Compared with the conventional SJ LDMOS, the TEG-SD SJ LDMOS decreases the Ron;sp by 77.5% and increases the BV by 33%,exhibiting a high figure of merits(FOM=BV2/Ron;sp/ of 44 MW/cm2.     

一种具有独特导通机理的新型超结IGBT

首次指出了超结IGBT这一新型功率半导体器件独特的导通机理并对其作了详细分析.通过TMAMEDICI仿真验证,超结IGBT耐压能力和正向导通能力都明显优于普通IGBT.并且发现,不同N柱、P柱掺杂浓度下器件的导通模式会在单极输运和双极输运之间相互改变,而这一特性是超结IGBT所独有的.也正是这一特殊的导通机理使得超结I...     

一种具有低寿命区的阳极短路4H-SiC IGBT仿真研究

传统沟槽型4H-SiC IGBT中关断损耗较大,导通压降和关断损耗难以折中。针对此问题,文中提出了发射极区域含有低寿命区,同时集电区引入阶梯型集电极的LS-IGBT结构来降低器件的关断损耗。通过同时控制集电区注入的空穴载流子数量和P基区载流子的寿命,在基本维持器件击穿电压的前提下降低器件的关断损耗。使用Silvaco Atlas器件仿真工具对改进结构进行特性仿真分析,并与传统结构进行对比。仿真结果显示,在击穿电压一致的前提下,新结构的关断损耗提升了84.5 %,同时器件的导通压降降低了8.3 %,证明了设计思想的正确性。     

一种具有载流子存储层的500 V高速SOI-LIGBT

为了改善LIGBT的关断特性,已有一种采用PMOS管来控制LIGBT阳极空穴注入的方法。在此基础上,提出了一种具有载流子存储效应的高速SOI-LIGBT结构。采用二维仿真软件MEDICI,对器件P-top区的剂量、载流子存储层的长度、掺杂浓度等参数进行优化设计。结果表明,SOI-LIGBT的击穿电压为553 V,正向压降为1.73 V。关断时,引入的PMOS管可以阻止LIGBT阳极向漂移区注入空穴,使器件的关断时间下降到13 ns,相比传统结构下降了87.6%。     

具有增强介质层电场的SJ-LDMOS

横向超结功率器件遭受衬底辅助耗尽效应,这破坏了超结的电荷平衡,降低了器件的耐压。本文研究了一种基于增强介质层电场的解决方法,以提高横向超结器件（SJ-LDMOS）的耐压。通过高密度的界面电荷增强埋氧层（BOX）的电场从而提高埋氧层的耐压,这可以削弱纵向电场对超结的影响,消除衬底辅助耗尽效应,促进超结电荷平衡。为了获得理想的线性电场增强效果,一种具有槽形埋氧层的超结器件（TBOX SJ-LDMOS）被提出。槽形埋氧层能根据纵向电场的大小自适应地收集空穴,在埋氧层表面形成近似线性的电荷分布,这促进了超结的电荷平衡,提高了SJ-LDMOS器件的耐压,并使其接近理想超结的耐压值。     

一种低功耗4H-SiC IGBT的仿真研究

针对传统沟槽栅4H-SiC IGBT关断时间长且关断能量损耗高的问题,文中利用Silvaco TCAD设计并仿真了一种新型沟槽栅4H-SiC IGBT结构。通过在传统沟槽栅4H-SiC IGBT结构基础上进行改进,在N ⁺缓冲层中引入两组高掺杂浓度P区和N区,提高了N ⁺缓冲层施主浓度,折中了器件正向压降与关断能量损耗。在器件关断过程中,N ⁺缓冲层中处于反向偏置状态的PN结对N ^-漂移区中电场分布起到优化作用,加速了N ^-漂移区中电子抽取,在缩短器件关断时间和降低关断能量损耗的同时提升了击穿电压。Silvaco TCAD仿真结果显示,新型沟槽栅4H-SiC IGBT击穿电压为16 kV,在15 kV的耐压设计指标下,关断能量损耗低至4.63 mJ,相比传统结构降低了40.41%。     

Super junction LDMOS with enhanced dielectric layer electric field for high breakdown voltage

The lateral super junction(SJ) power devices suffer the substrate-assisted depletion(SAD) effect,which breaks the charge balance of SJ resulting in the low breakdown voltage(BV).A solution based on enhancing the electric field of the dielectric buried layer is investigated for improving the BV of super junction LDMOSFET (SJ-LDMOS).High density interface charges enhance the electric field in the buried oxide(BOX) layer to increase the block voltage of BOX,which suppresses the SAD effect to achieve the charge balance of SJ.In order to obtain the linear enhancement of electric field,SOI SJ-LDMOS with trenched BOX is presented.Because the trenched BOX self-adaptively collects holes according to the variable electric field strength,the approximate linear charge distribution is formed on the surface of the BOX to enhance the electric field according to the need.As a result,the charge balance between N and P pillars of SJ is achieved,which improves the BV of SJ-LDMOS to close that of the idea SJ structure.     

具有部分n埋层的高压SJ-LDMOS器件新结构

针对衬底辅助耗尽效应降低常规super junction LDMOS(SJ-LDMOS)击穿电压的不足,提出了一种新的具有部分n埋层的高压SJ-LDMOS器件结构.通过该部分n埋层,不仅补偿了由于衬底辅助效应所致的电荷不平衡现象,实现了高的击穿电压,而且该埋层在器件正向导通时为电流提供了辅助通道,减小了器件导通电阻.分析了器件结构参数和参杂对器件击穿电压和导通电阻的影响,结果表明文中所提出的新结构具有高的击穿电压、低的导通电阻以及较好的工艺容差等特性.此外,该结构与智能功率集成技术兼容.     

具有部分n埋层的高压SJ-LDMOS器件新结构

针对衬底辅助耗尽效应降低常规super junction LDMOS(SJ-LDMOS)击穿电压的不足,提出了一种新的具有部分n埋层的高压SJ-LDMOS器件结构.通过该部分n埋层,不仅补偿了由于衬底辅助效应所致的电荷不平衡现象,实现了高的击穿电压,而且该埋层在器件正向导通时为电流提供了辅助通道,减小了器件导通电阻.分析了器件结构参数和参杂对器件击穿电压和导通电阻的影响,结果表明文中所提出的新结构具有高的击穿电压、低的导通电阻以及较好的工艺容差等特性.此外,该结构与智能功率集成技术兼容.     

An analytical model for punch-through limited breakdown voltage of planar junction with multiple floating field limiting rings

An appropriate model for punch-through (PT) limited breakdown voltage of a planar junction is presented for the first time as a function of the normalized epitaxial layer thickness and the critical depletion width of the cylindrical junction at breakdown in non-PT case. The results are applied to the planar junction structure with a single ring, taking into account three different breakdown modes. The problem of the multiple ring structure is solved using the equivalent ring method, which allows determination of the PT limited breakdown voltage and optimized ring spacings for the structure. Comparisons with two-dimensional device simulations using MEDICI show a good agreement.     

600V CoolMOS优化设计

CoolMOS具有优越的直流特性。为了设计出一个600V CoolMOS结构,首先CoolMOS的结构入手,结合电荷平衡理论,分析了其高击穿电压BV、低导通电阻Ron的原理。通过理论计算,得到相关的设计参数,并结合TCAD软件对Cool-MOS的多个参数（外延参数、注入剂量、单胞尺寸、推阱时间）进行了优化。最终得到击穿电压为630 V,特征导通电阻RonA仅为12.5 mΩ.cm-2的CoolMOS结构,器件特性大大优于传统功率MOSFET。     

缓变场终止型IGBT特性的仿真

为改善场终止型绝缘栅双极型晶体管(FS-IGBT)电场终止能力的可靠性,对一种缓变场终止型绝缘栅双极型晶体管(GFS-IGBT)的特性进行了仿真研究.与传统FS-IGBT的突变场终止层不同,GFS-IGBT所具有的场终止层是一个厚度为20～30 μm,峰值掺杂浓度为3.5×1015 cm-3的缓变场终止层.采用Sentaurus TCAD仿真软件,对600 V/20 A的FS-IGBT与GFS-IG-BT和非穿通型IGBT (NPT-IGBT)在导通、开关和短路特性等方面进行了对比仿真.结果表明,在给定的参数范围内,GFS-IGBT具有更低的通态压降、良好的关断电压波形以及更小的关断能耗.最后介绍了一种针对600 V IGBT器件的缓变场终止结构的制造技术.     

4H-SiC SJ结构反向击穿电压的解析模型

提出了4H-SiC超级结结构反向击穿电压的二维解析模型。通过求解Poisson方程,获得了反向击穿电压的解析表达式,该表达式描述了反向击穿电压与器件参数如掺杂浓度、长度、宽度和温度等的关系。通过对导通电阻的优化,获得了导通电阻与击穿电压的关系为Ron∝VB1.4。并对模型结果进行了讨论,结果与二维数值仿真吻合得很好。     

具有补偿埋层的槽型埋氧层SOI高压器件新结构

A new silicon-on-insulator(SOI) high-voltage MOSFET structure with a compensation layer on the trenched buried oxide layer(CL T-LDMOS) is proposed.The high density inverse interface charges at the top surface of the buried oxide layer(BOX) enhance the electric field in the BOX and a uniform surface electric field profile is obtained,which results in the enhancement of the breakdown voltage(BV).The compensation layer can provide additional P-type charges,and the optimal drift region concentration is increased in order to satisfy the reduced surface electric field(RESURF) condition.The numerical simulation results indicate that the vertical electric field in the BOX increases to 6 MV/cm and the B V of the proposed device increases by 300%in comparison to a conventional SOI LDMOS,while maintaining low on-resistance.     

线性间距固定电荷岛薄膜SOI功率器件

提出线性间距固定电荷岛高压器件新结构（LFI LDMOS）. 通过Cs和I离子注入埋氧层形成大量的线性间距固定电荷岛,吸引并积累动态空穴,这些空穴是增强埋氧层电场和提高击穿电压的关键. 利用固定电荷岛间距的线性变化改善表面电场分布,提高漂移区浓度,降低导通电阻. 数值结果表明, 在保持较小导通电阻下, LFI器件耐压高达500V,而常规器件仅为209V.     

具有抑制边缘击穿的层叠结结构的平面型InGaAs/InP盖革雪崩光电二极管的设计

通过有限元分析设计了具有抑制边缘击穿的层叠边缘结结构的平面型InGaAs/InP盖革雪崩光电二极管. 通过仔细地控制中央区域结的深度,光电二极管的击穿电压降至54.3V; 同时通过调整InP倍增层的掺杂浓度和厚度,沿器件中轴的电场分布也得到了控制. 在有源区的边缘采用层叠pn结结构有效地抑制了过早边缘击穿现象. 仿真模拟显示四层层叠结构是边缘击穿抑制效果和制造工艺复杂度的一个好的折衷方案,该结构中峰值电场强度为5.2E5kV/cm,空穴离化积分最大值为1.201. 本文提供了一种设计高性能的InGaAs/InP光子计数雪崩光电二极管的有效方法.     

具有抑制边缘击穿的层叠结结构的平面型InGaAs/InP盖革雪崩光电二极管的设计

通过有限元分析设计了具有抑制边缘击穿的层叠边缘结结构的平面型InGaAs/InP盖革雪崩光电二极管.通过仔细地控制中央区域结的深度,光电二极管的击穿电压降至54.3V;同时通过调整InP倍增层的掺杂浓度和厚度,沿器件中轴的电场分布也得到了控制.在有源区的边缘采用层叠pn结结构有效地抑制了过早边缘击穿现象.仿真模拟显示四层层叠结构是边缘击穿抑制效果和制造工艺复杂度的一个好的折衷方案,该结构中峰值电场强度为5.2×105kV/cm,空穴离化积分最大值为1.201.本文提供了一种设计高性能的InGaAs/InP光子汁数雪崩光电二极管的有效方法.