共查询到19条相似文献,搜索用时 109 毫秒
1.
传统的BGR(band gap reference circuit)的输出电压等于二极管的导通电压VBE和△VBE之和,输出电压Vref等于1.25V,这种结构限制了适用于低电压低功耗应用.文章介绍了一种新型的CMOS带隙基准源的基本原理--基于电流模式带隙基准源(Current Mode BGR),这种电压源可以使输出电压ref正比于两个电流之和.这两个电流分别正比于VBE和△VBE,通过调整电阻比值,理论上可以得0~VDD的之间的任何值.本电路在smic 0.18μm工艺下实现,为高精度的ADC提供一个精准的参考电压. 相似文献
2.
3.
4.
介绍了一个新型电流模带隙基准源,该带隙基准源的输出基准可以设计为任意大于硅材料的带隙电压(1.25V)的电压,避免在应用中使用运算放大器进行基准电压放大.同时该结构消除了传统电流模带隙基准源的系统失调.该带隙基准源已通过UMC 0.18μm混合信号工艺验证.在1.6V电源电压下,该带隙基准源输出1.45V的基准电压,同时消耗27μA的电流.在不采用曲率补偿的情况下,输出基准的温度系数在30℃到150℃的温度范围内可以达到23ppm/℃.在电源电压从1.6变化到3V的情况下,带隙基准源的输入电压调整率为2.1mV/V.该带隙基准源在低频(10Hz)的电源电压抑制比为40dB.芯片面积(不包括Pads)为0.088mm2. 相似文献
5.
提出了一种带有温漂修调电路的二阶曲率补偿带隙基准电压源。采用VBE线性化补偿原理,通过在特定支路上产生二阶正温度系数电流来补偿VBE的二阶负温度系数项,从而大大提高了基准电压的温漂特性。另外,设计了电阻修调电路,简化了修调方式,降低了设计难度和设计成本,并且保证了基准电压的高精度。电路基于TSMC 0.18μm BCD工艺设计,使用Cadence Spectre对电路进行仿真验证,仿真结果表明,在3.3 V电源电压下,基准输出电压约为1.22 V,在-55~125℃温度范围内,温度系数为3.02×10~(-6)/℃,低频时电源电压抑制比为-51.21 dB。 相似文献
6.
7.
8.
本文针对传统基准电压的低PSR以及低输出电压的问题,通过采用LDO与带隙基准的混合设计,并且采用BCD工艺,得到了一种可以输出较高参考电压的高PSR(电源抑制)带隙基准。此带隙基准的1.186 V输出电压在低频时PSR为-145 dB,在0~1 GHz频带内,最高PSR为-36 dB。在-50~150℃内,1.186 V基准的温漂为7.5 ppm/℃。 相似文献
9.
传统带隙基准源电路采用PNP型三极管来产生ΔVbe,此结构使运放输入失调电压直接影响输出电压的精度。文章在对传统CMOS带隙电压基准源电路原理的分析基础上,提出了一种综合了一阶温度补偿和双极型带隙基准电路结构优点的高性能带隙基准电压源。采用NPN型三极管产生ΔVbe,消除了运放失调电压影响。该电路结构简洁,电源抑制比高。整个电路采用SMIC 0.18μmCMOS工艺实现。通过Cadence模拟软件进行仿真,带隙基准的输出电压为1.24V,在-40℃~120℃温度范围内其温度系数为30×10-6/℃,电源抑制比(PSRR)为-88 dB,电压拉偏特性为31.2×10-6/V。 相似文献
10.
两种新型CMOS带隙基准电路 总被引:5,自引:2,他引:5
文章介绍了两种CMOS带隙基准电路.它们在传统带隙基准电路的基础上,采用了低压共源共栅电流镜提供偏置电流,降低了功耗,减小了沟道长度调制效应带来的误差并使电路可以工作在较低的电源电压下;采用运放的输出作为共源共栅电流镜的偏置电压,使基准电压不受电源电压变化的影响.其中一种电路,还通过两个串联二极管的原理提高△VBE,从而减小了运放失调的影响.仿真结果表明,在工艺偏差、电源电压变化±10%以及温度在-20至125℃范围内变化的情况下,两种CMOS带隙基准的输出电压分别是1.228+0.003V和1.215±0.003V,温度系数仅为33.7ppm/℃和34.1ppm/℃;在电源电压分别大于2V和2.8V时,电源电压的变化对这两种基准的输出电压几乎没有影响;在33v电源电压下两个电路的功耗分别小于0.1mW和0.34mW. 相似文献
11.
12.
13.
为了降低芯片电路功耗,电源电压需要不断的减小,这将导致电源噪声对基准电压产生严重影响。为此针对这一问题进行相关研究,采用SMIC 0.18μm工艺,设计出一种低功耗、低温度系数的高PSR带隙基准电压源。仿真结果表明,该设计带隙基准源的PSR在50 kHz与100 kHz分别为-65.13 dB和-53.85 dB;在26 V电源电压下,工作电流为30μA,温度系数为30.38 ppm/℃,电压调整率为71.47μV/V。该带隙基准适用于在低功耗高PSR性能需求的LDOs电路中应用。 相似文献
14.
采用Xfab0.35μmBiCMOS工艺设计了一种高电源抑制比(PSRR)、低温漂、输出0.5V的带隙基准源电路。该设计中,电路采用新型电流模带隙基准,解决了传统电流模带隙基准的第三简并态的问题,且实现了较低的基准电压;增加了修调电路,实现了基准电压的微调。利用Cadence软件对其进行仿真验证,其结果显示,当温度在-40~+120℃范围内变化时,输出基准电压的温度系数为15ppm/℃;电源电压在2~4V范围内变化时,基准电压摆动小于0.06mV;低频下具有-102.6dB的PSRR,40kHz前电源抑制比仍小于-100dB。 相似文献
15.
16.
设计了一种带温度补偿的无运放低压带隙基准电路。提出了同时产生带隙基准电压源和基准电流源的技术,通过改进带隙基准电路中的带隙负载结构以及基准核心电路,基准电压和基准电流可以分别进行温度补偿。在0.5μmCMOS N阱工艺条件下,采用spectre进行模拟验证。仿真结果表明,在3.3V条件下,在-20~100℃范围内,带隙基准电压源和基准电流源的温度系数分别为35.6ppm/℃和37.8ppm/℃,直流时的电源抑制比为-68dB,基准源电路的供电电压范围为2.2~4.5V。 相似文献
17.
18.
一种高温度性能的CMOS带隙基准源 总被引:1,自引:1,他引:0
提出了一种正负温度系数电流产生电路,使用分段线性温度补偿技术用于传统的电流模式基准电路中,改善CMOS带隙基准电路在宽温度范围内的温度漂移.采用0.18μm CMOS混合信号工艺,对该电路进行了设计.在1.8V的电源电压条件下,基准输出电压为0.801 V,温度系数在-40℃-125℃范围内可达到2.7ppm/℃,电源电压从1.5V变化到3.3V的情况下,带隙基准的输入电压调整率为1.2mV/V. 相似文献
19.
低于1×10-6/℃的低压CMOS带隙基准电流源 总被引:1,自引:0,他引:1
提出了一种新颖的CMOS带隙基准电流源的二阶曲率补偿技术,通过增加一个运算跨导放大器(OTA),使带隙基准参考电路的电流特性与理论分析相符合,实现低温度系数(TC)的参考电流。该电路采用SMIC0.13μm标准CMOS工艺,可在1.2 V的电源电压下工作,有效面积为0.045 mm2。仿真结果表明,在-40~85℃温度范围内参考电流的温度系数为0.5×10-6/℃;当电源电压为1.1 V时,电路依然可以正常工作,电源电压调整率为1 mV/V。 相似文献