改进的仲裁器PUF设计与分析

介绍Daihyun等设计的仲裁器物理不可克隆函数(PUF)方案,指出其不足之处。在此基础上提出一种改进方案,设计并分析基于 D触发器的仲裁器PUF,在FPGA平台上实现并测试该方案的性能。实验结果表明,改进方案在输出的0, 1平衡性方面优于Daihyun的PUF方案。     

改进的仲裁器PUF设计与分析

介绍Daihyun等设计的仲裁器物理不可克隆函数(PUF)方案,指出其不足之处。在此基础上提出一种改进方案,设计并分析基于 D触发器的仲裁器PUF,在FPGA平台上实现并测试该方案的性能。实验结果表明,改进方案在输出的0, 1平衡性方面优于Daihyun的PUF方案。     

基于RO电路变化PUF的FPGA实现

现代密码协议规定只有授权参与者才可以获得密钥和访问信息的权限。然而,通过侵入系统泄露密码的方法层出不穷,给现代信息安全造成严重的威胁。对此问题,PUF不可克隆的优点,为信息安全提供了进一步的保障。例如:RO PUF、Arbiter PUF、SRAM PUF。通过把物理信息集成到电路设计从而实现PUF的设计,与现有RO PUF相比,PISO移位寄存器的运用减少了更多的硬件资源。由4位激励能够产生16位随机响应,大大增加了激励响应对的数目,而且通过FPGA测得内部汉明距离是符合要求的。     

基于FPGA的单片机外围接口电路设计

利用现场可编程门阵列FPGA实现单片机的外设接口电路可以简化单片机系统的硬件电路,提高系统的集成度、可靠性和系统设计的灵活性.本文介绍了基于FPGA的单片机外设接口电路的基本设计方法,分别给出了各个功能模块的设计思路和实现方法.所有功能的实现全部采用VHDL进行描述.     

面向FPGA知识产权保护的低开销按次付费授权方案

知识产权（IP）核按使用次数授权付费可以使系统设计者根据实际情况以较低的价格购买IP,已成为一种主要的IP授权方式。针对IP核按次付费的应用需求,提出一种应用于现场可编程门阵列（FPGA） IP的基于可重构有限状态机（RFSM）和物理不可克隆函数（PUF）的新型按次付费IP授权方案RFSM-PUF。针对在实际应用中不同厂家的IP保护方案协议无法通用的问题,提出一种适配所提方案的IP保护认证协议确保IP认证的保密性与灵活性。首先,在IP的原始有限状态机（OFSM）中嵌入一个RFSM,使得只有IP核设计者能够正确解锁IP;其次,将激励输入PUF电路中产生响应;最后,将license和PUF响应组成的密钥共同输入RFSM中来解锁IP。安全性分析结果表明,所提方案满足各项安全指标。在LGSyth91基准电路上的测试实验结果表明,在满足各项安全条件的前提下,所提方案在每个IP核中相较于基于PUF的按次付费授权方案平均查找表（LUT）数减少了1 377,显著降低了硬件开销。     

基于Xilinx ISE平台的FPGA电路设计

Xilinx ISE集成综合环境是Xilinx公司的现场可编程逻辑器件数字电路开发工具集。其集成的工具可以使设计人员方便的完成CPLD/FPGA数字电路开发全过程。通过设计一个微指令控制的计算单元,描述基于ISE平台使用VHDL语言进行FPGA电路设计的原理和方法。     

基于FPGA的DPSK解调电路设计

现代通信系统要求通信距离远、通信容量大、传输质量好。作为其关键技术之一的调制解调技术一直是人们研究的一个重要方向。本文讨论和仿真实现了基于FPGA的数字化DPSK解调系统。用Altera公司的FPGA开发平台QuartusⅡ实现了一个对基带信号的DPSK解调系统模型的仿真。     

基于PUF的开环RFID所有权转移协议

本文主要针对在供应链的交接过程中,标签在转移时的安全隐私和转移效率低的问题。为了针对低成本标签的安全与隐私问题,采用物理不可克隆函数（Physical Unclonable Function,PUF）和随机数等作为加密机制;为了抵御内部读写器攻击,使用伪随机数随时更新;采用PUF来保护标签的暴力攻击,将PUF和随机数结合实现标签的匿名和不可被追踪性;采用Rabin算法实现加密;采用Vaudenay模型来证明所有权转移的安全与隐私性。仿真结果表明,所有权转移时间降低,加快所有权转移的速度,提高供应链交接的效率。     

基于FPGA的高精度时间数字转换电路设计

本文介绍一种基于FPGA高精度时间数字转换电路的设计方法,利用片内锁相环(PLL)和环形移位寄存器,采用不高的系统时钟便可得到很高的时间分辨率,且占用较少逻辑资源.可作为功能电路独立使用,也可作为IP核方便地移植到其他片上系统(SOC)中.在Altera公司的Stratix和Cyclone系列芯片上实现时,时间分辨率最高可达3.3ns.时序仿真和硬件测试表明该方法的可行性和准确性.     

基于对抗学习的强PUF安全结构研究

针对强物理不可复制函数(PUF,physical unclonable function)面临的机器学习建模威胁,基于对抗学习理论建立了强PUF的对抗机器学习模型,在模型框架下,通过对梯度下降算法训练过程的分析,明确了延迟向量权重与模型预测准确率之间的潜在联系,设计了一种基于延迟向量权重的对抗样本生成策略.该策略与传统...     

一种基于线性反馈移位寄存器的轻量级强PUF 设计

物理不可克隆函数(PUF),是一种新型硬件安全原语,可以用FPGA 和ASIC 实现, 避免芯片被过度制造和非法克隆。PUF 可以用于安全密钥生成和芯片认证,强PUF 是其中一种 重要的分类,强PUF 具有极大的CRP 空间,适用于设备实体的安全认证。经典的以仲裁器PUF 为代表的强PUF 设计面积开销大,唯一性不够理想,难以在一些资源集约的场景,如嵌入式系 统和物联网(IoT)设备中应用。为了减小硬件开销,提出了一种新型轻量级强PUF 设计,该设计 利用线性反馈移位寄存器对弱PUF 的输出响应进行混淆以获得大量的输出响应,结构简单,易 于实现。在28 nm 的FPGA 上实现并评估了该PUF 设计。实验结果表明,该PUF 的随机性为 49.8%,唯一性为50.25%,硬件开销很小。     

基于电平转换器的物理不可克隆函数电路设计

提出一种基于通用交叉耦合电平转换器的低开销新型物理不可克隆函数的电路设计.该设计只需在传统电平转换电路中引入一个额外的开关晶体管,用来切换电平转换器的差分工作模式和共模工作模式,利用交叉耦合网络中两个PMOS晶体管由于开关速度不同所引起的输出电压的不确定性,通过共模模式输出获取所必需的熵值.该电路采用标准65 nm C...     

混杂系统故障诊断的强跟踪滤波器方法

混杂系统是近年来研究的热点,针对混杂系统故障诊断难题,在对混杂系统描述的基础上,给出了混杂系统状态估计及离散模态识别的强跟踪滤波器算法,并将该算法扩展到状态与参数的联合估计,最后利用修正的Bayes算法作出故障判决,实现了混杂系统的故障诊断。通过对两容水箱典型混杂系统故障诊断的仿真实验,验证了该方法的有效性。     

基于FPGA的混合遥测数据复接技术的研究

在进行多路传输的PCM遥测系统中,为了节省信道资源,降低调制解调设备的复杂度,遥测数据复接系统得到了广泛应用。混合信号处理首先需要进行数字化再交给FPGA并且与之交互。基于FPGA的数字复接系统具有模块化设计,通过建立一个组帧模型完成多路复用。最后在Quartus Ⅱ集成环境下进行了系统的综合、布局布线及时序仿真。仿真结果验证了输入与输出的逻辑关系,并且下载到开发板中进行了板级验证,其功能稳定可靠。     

Dup-Pack:基于CRIS的FPGA装箱方法

设计了一种电路改写指令系统,并在CSPack算法的基础上提出了一种新的FPGA装箱方法Dup-Pack。Dup-Pack只需要改动指令流描述文件,就能实现对不同FPGA芯片的装箱。该方法采用将用户电路网表中的衍生逻辑单元替换为标准逻辑单元,再对标准逻辑单元进行装箱的方式,在实现高级逻辑功能装箱的情况下减少了样本电路总数。实验结果表明Dup-Pack的装箱结果相比较于T-VPack可减少11.26%的面积,在完成相同逻辑功能的情况下,较传统CSPack装箱速度提升2.77倍。     

基于实例模板的产品杂交配置设计

产品杂交配置设计是产品智能与创新设计方法的研究热点。基于产品模板配置设计概念,结合产品杂交配置设计需求,定义了面向杂交配置设计的知识库模型,提出了基于实例模板的机械产品杂交配置总体框架,给出了需求驱动、知识制导的产品杂交配置设计算法。该方法提供了统一的模型和框架,可有效支持各类机械产品杂交配置设计系统的研究和开发。     

基于切比雪夫混沌映射和PUF的RFID三方认证协议

针对射频识别（RFID）三方认证协议存在的安全需求和资源开销的平衡问题,利用切比雪夫多项式的半群性质以及混沌性质提出了一个基于切比雪夫混沌映射和物理不可克隆函数（PUF）的RFID三方认证协议：使用切比雪夫混沌映射来实现标签、阅读器和服务器三方共享秘密;使用随机数实现协议每轮会话的新鲜性以抵抗重放攻击,同时也实现了阅读器与标签的匿名性;使用PUF函数实现标签本身的安全认证以及抵抗物理克隆攻击。安全分析表明,该协议能有效抵抗追踪、重放、物理克隆和去同步攻击等多种恶意攻击,使用BAN逻辑分析方法和Scyther工具验证了其安全性。与近期协议对比分析表明,该协议弥补了同类RFID协议的安全缺陷,在满足各种安全属性需求的同时尽量平衡硬件开销,契合了RFID硬件资源受限的处境,适用于RFID三方认证场景。     

基于FPGA的SDTV-HDTV转换的研究与设计

一种采用Altera Cyclone Ⅲ FPGA将标准清晰度电视(SDTV)转换成高清晰度电视(HDTV)的方法。用图像插值技术,充分利用了原始图像,实现视频格式水平方向上行内像素点的增加及垂直方向上行数的提升,满足高清晰度电视格式的标准输出。整个上变换模块的复杂度低,易于硬件实现,完成了专用格式转换芯片的功能,在工程应用中有利于提高系统的集成度和灵活性。