一种高速高可靠性低功耗的电平位移电路

为了满足MHz以上频率的GaN半桥栅驱动系统的应用需求,提出了一种高速高可靠性低功耗的低FOM电平位移电路。串联可控正反馈电平位移电路通过仅在转换过程中减弱正反馈力度,实现了低传输延迟和高共模噪声抗扰能力,同时采用最小短脉冲电路设计以降低功耗。该电平位移电路基于0.5 μm 80 V高压(HV) CMOS工艺进行设计与仿真验证,结果表明,电路具有960 ps的传输延时、50 V/ns的共模噪声抗扰能力和0.024 ns/(μm·V)的FOM值。     

一种高噪声抗扰度电容式电平位移电路

设计了一种适用于GaN半桥栅驱动的高噪声抗扰度的电容式电平位移电路。在浮动电源轨发生dV/dt切换和减幅振荡时,采用去耦开关完全消除了影响输出状态的共模噪声,采用动态开关减小了电路失配引起的差模噪声。利用电容耦合技术实现了高负压容忍度、亚纳秒级延时和低功耗。采用0.18μm高压BCD工艺进行电路设计。仿真结果表明,在50 V电平转换下,该电平位移电路的共模瞬态抗扰度达到200 V/ns, 200 V/ns转换速率下的失配容忍度达到30%,负压容忍度达到-5 V,平均传输延时为0.56 ns。     

一种高速高共模瞬态抗扰度电平位移电路

设计了一种适用于GaN栅驱动的高速、高共模瞬态抗扰度的电平位移电路。电路受PWM信号和短脉冲协同控制,利用短脉冲控制的加速电路提升了电平转换速度。在浮动电源轨高速切换和减幅振荡过程中,电路内部对地寄生电容的充放电会导致输出逻辑错误。针对此问题,采用一种高速、低功耗的交叉控制式噪声屏蔽电路,实现了极高的共模瞬态抗扰度。采用0.35μm高压CMOS工艺进行电路设计。仿真结果表明,在100 V电平转换情况下,该电平位移电路的平均传输延时为1.58 ns,延时失配小于100 ps,共模瞬态抗扰度达到200 V/ns。     

一种抗负压和抗共模噪声的全集成GaN电平位移电路

设计了一种基于全集成GaN工艺平台,具有抗负压、抗共模噪声的电平位移电路。相较于传统的电平位移电路,通过电路设计将驱动部分的低电压域同高侧部分电路的低电压域保持一致,实现了抗负压的功能。除此之外,针对半桥驱动开关节点的抬升、下降引起内部电容充放电并导致信号逻辑错误的问题,对高侧部分电路进行设计,实现了抗共模噪声的能力。在200 V GaN工艺下,电平位移电路将0～6 V的输入信号转换至200～206 V。仿真结果表明,该电平位移电路的上升传输延时为4.74 ns,下降传输延时为4.11 ns,抗开关节点负压为-4 V,具有100 V/ns共模噪声抑制能力。     

用于GaN半桥驱动器的高速电平移位电路

设计了一种GaN半桥驱动器高性能电平移位电路,一方面采用短脉冲控制的高速镜像噪声电流与噪声电流相互抵消的方法消除共模噪声,另一方面采用脉冲宽度调制(PWM)控制的正反馈互锁电路,该电路不含RC滤波,用来消除由于工艺偏差造成的差模噪声,以保证输出信号稳定。抗负压电路采用降压电平移位电路实时监测高侧电压浮动状态并反馈回自举充电回路,使充电时间避开负压时间。在0.18μm 85 V BCD工艺下完成设计,工作频率达到5 MHz,上升时间为4.1 ns,下降时间为3.8 ns,满足高频GaN栅驱动应用需求。     

一种高dV/dt噪声抑制的电平位移电路设计

在半桥栅驱电路中,低压域PWM控制信号需要通过电平位移电路来转换成高边浮动电压域的PWM控制信号,从而打开或关断上桥臂功率管。浮动电源轨的快速浮动会带来dV/dt噪声,影响电平位移电路信号传输的可靠性。文章在电平位移电路中分别设计了防止误关断辅助电路和防止误开启辅助电路。防止误关断辅助电路在上桥臂开启状态下检测到dV/dt噪声后,能够使电平位移电路的输出保持高电平状态,防止上桥臂功率管被误关断;防止误开启辅助电路在上桥臂关断状态下检测到dV/dt噪声后,能够使电平位移电路的输出保持低电平状态,防止上桥臂功率管被误开启。基于0.18μm BCD工艺进行仿真验证,所设计的电平位移电路开通传输延时仅为1.2 ns,具备100 V/ns的dV/dt噪声抑制能力。     

用于GaN驱动芯片的低功耗高可靠高侧供电电路

高侧供电电路对GaN驱动芯片的可靠性和功耗有非常重要的影响。设计并实现了一种低功耗高可靠的高侧供电电路。考虑到GaN器件的低栅源击穿电压及其反向导通特性，通过自举钳位稳压设计将低压差线性稳压器(LDO)直接搭建在高侧通路以实现对GaN器件栅源电压的保护，此外通过设计抗高侧地HS负压的电平位移电路以实现在高频、高噪声条件下GaN驱动芯片能够正常工作。该高侧供电电路基于0.18μm BCD工艺设计并流片，测试结果表明，集成该高侧供电电路的GaN驱动芯片的高侧输出端能够在最大90 V/ns的电压转换速率或最小25 ns脉宽的输入脉冲下输出最大压差5 V的方波信号，具有良好的性能。     

基于1 μ m 600 V BCD工艺的高压栅驱动电路

基于低压BCD工艺,与华润上华合作开发了1μm 600 V BCD工艺平台,可以集成600V高压LDMOS和高压结终端.基于此工艺平台,设计了一种高压半桥栅驱动电路.该电路具有独立的低端和高端输入通道,内置长达1 μs的死区时间,防止高低端同时导通.采用双脉冲电平位移结构完成15～615V的电平位移,同时集成过流和欠压等保护功能.高端采用新型的电平位移结构,版图面积减小12％.测试结果表明,高端浮置电平可以加到750V,高低端输出上升时间为50 ns,延迟匹配为150 ns,输出峰值电流大于2A,电路响应快,可靠性高.     

一种具有抗dV/dt噪声能力的600 V HVIC北大核心

设计了一种改进的电平移位电路。该电路采用交叉耦合结构，在不明显增加电路复杂度的情况下，显著提高了高压栅极驱动集成电路(HVIC)的噪声免疫能力。整个驱动器基于0.35μm 600 V BCD工艺设计。仿真结果表明，设计的HVIC可以实现高达125 V/ns的dV/dt噪声免疫能力，并在15 V电源电压下允许VS负电压过冲达到-9.6 V。此外，从理论上分析了改进电平移位电路的本级传输延时。同传统HVIC相比，设计的HVIC整体的传输延时得到了优化，降低到54 ns左右。     

一种抑制栅极正负向串扰的GaN HEMT无源驱动电路

GaN器件由于其更快的开关速度,比硅器件更容易发生严重的开关振荡,也更容易受到栅源电压振荡的影响。为了抑制GaN基半桥结构中的串扰,提出了一种抑制GaN高电子迁移率晶体管(HEMT)栅极正负向串扰的无源钳位驱动电路来抑制栅源电压振荡。采用基本无源元件建立自举驱动回路,并增加三极管以构成从驱动电路到GaN HEMT的低阻抗米勒电流路径,抑制正负向串扰。在LTspice软件下进行电路模拟仿真,并搭建实验平台进行实测验证,结果表明栅源电压的最大正向串扰可降至1.2 V,最大负向串扰可降至1.6 V,漏源电流的正向和负向串扰均降至2 A以下,证明该电路对栅源电压以及漏源电流的振荡均有良好的抑制效果。