减小浅沟槽隔离边缘泄漏电流专利技术综述

随着半导体制程工艺的不断发展,对器件隔离性能的要求越来越高,对减小浅沟槽隔离边缘的泄漏电流的要求也越来越高.本文从中国、全球的专利申请量、申请人和分类号的分布等多方面进行统计分析,总结了与减小浅沟槽隔离边缘泄漏电流相关的国内和国外专利的申请趋势、主要申请人分布以及重点技术的发展路线进行了梳理.     

阶梯浅沟槽隔离结构LDMOS耐压机理的研究

提出了一种具有阶梯浅沟槽隔离结构的LDMOS.阶梯浅沟槽结构增加了漂移区的有效长度,改善了表面电场及电流的分布,从而提高了器件的击穿电压.借助器件模拟软件Silvaco对沟槽深度、栅长及掺杂浓度等工艺参数进行了优化设计.结果表明,在保证器件面积不变的条件下,新结构较单层浅沟槽隔离结构LDMOS击穿电压提升36%以上,而导通电阻降低14%.     

深亚微米隔离技术--浅沟槽隔离工艺

研究了浅沟槽隔离(STI)工艺的各主要工艺步骤:沟槽的形成、沟槽顶角的圆滑、沟槽填充以及化学机械抛光平坦化.使用器件模拟软件Medici和Davinci分析了STI结构的隔离性能以及沟槽隔离MOSFET的Kink效应和反窄宽度效应.     

深亚微米隔离技术--浅沟槽隔离工艺

研究了浅沟槽隔离(STI)工艺的各主要工艺步骤:沟槽的形成、沟槽顶角的圆滑、沟槽填充以及化学机械抛光平坦化.使用器件模拟软件Medici和Davinci分析了STI结构的隔离性能以及沟槽隔离MOSFET的Kink效应和反窄宽度效应.     

高k栅介质MOSFET的栅电流模型

提出了包括有限势垒高度下反型层量子化效应以及多晶硅耗尽效应在内的直接隧穿电流模型.在该模型的基础上,研究了采用不同高介电常数栅介质材料时MOSFET的栅电流与介质材料的介电常数、禁带宽度及和Si导带不连续等参数之间的关系.所获得的结果能够为新型栅介质材料的选取提供依据.     

高k栅介质MOSFET的栅电流模型

提出了包括有限势垒高度下反型层量子化效应以及多晶硅耗尽效应在内的直接隧穿电流模型.在该模型的基础上,研究了采用不同高介电常数栅介质材料时MOSFET的栅电流与介质材料的介电常数、禁带宽度及和Si导带不连续等参数之间的关系.所获得的结果能够为新型栅介质材料的选取提供依据.     

高k栅介质MOSFET的栅电流模型

提出了包括有限势垒高度下反型层量子化效应以及多晶硅耗尽效应在内的直接隧穿电流模型 .在该模型的基础上 ,研究了采用不同高介电常数栅介质材料时MOSFET的栅电流与介质材料的介电常数、禁带宽度及和Si导带不连续等参数之间的关系 .所获得的结果能够为新型栅介质材料的选取提供依据 .     

CPU电源电路用沟槽栅MOSFET与e-JFET开关管的功耗对比

本文主要针对低压功率开关管的功耗进行了理论分析,并在此基础上分别对两种典型结构的沟槽栅MOSFET和e—JFET在不同工作频率下的功耗分布和总功耗进行了定量的仿真计算和对比。通过研究发现,在一定工作条件下,常闭型e-JFET比目前常用的沟槽栅型MOSFET仅开关功耗就降低约24％,总功耗则降低约30％。将其运用于CPU电源电路中的开关功率管的制造,在高频领域有着极好的应用前景。     

CPU电源电路用沟槽栅MOSFET与e-JFET开关管的功耗对比研究

本文主要针对低压功率开关管的功耗进行了理论分析,并在此基础上分别对两种典型结构的沟槽栅MOSFET和e-JFET在不同工作频率下的功耗分布和总功耗进行了定量的仿真计算和对比。通过研究发现,在一定工作条件下,常闭型e-JFET比目前常用的沟槽栅型MOSFET仅开关功耗就降低约24%,总功耗则降低约30%。将其运用于CPU电源电路中的开关功率管的制造,在高频领域有着极好的应用前景。     

沟槽型MOSFET的发展

在功率变换器中沟槽型MOSFET取代功率二极管传递能量有两个优点：可以用PWM驱动电路灵活地控制MOSFET为不同的负载提供所需的能量;导通电阻低,能耗小。文章介绍了新研究出来的厚栅氧MOSFET,RSOMOSFET,集成肖特基二极管的沟槽型MOSFET,并对它们的机理和性能进行了阐述和分析。     

尺寸缩小对沟槽MOSFET性能的影响

介绍了沟槽MOSFET(TMOS)的器件特性.为获得更小的尺Rdson(导通电阻)·A(面积)值,讨论了在元胞间距尺寸缩小到1.4 μm时,由于制造工艺的局限性以及沟道长度变短、结深变浅后,器件穿通风险加大.提出在不增加掩模版的前提下通过优化工艺,利用突起式结构以及沟槽式接触技术克服这一潜在风险,最终通过试验验证,得到了高稳定性低导通电阻的低压TMOS.     

一种使沟槽侧角圆滑的新颖STI工艺

介绍了一种使沟槽侧角圆滑的STI工艺技术,该技术在沟槽腐蚀完,通过湿法工艺去除部分氮化硅(Nitride Pull back),再正常生长线性氧化层,使槽的侧角更加圆润光滑,同时减小了沟槽Divot深度。该工艺避免了附加高温热过程所导致的缺陷扩散和膜应力增大问题,现已成功应用于0.13μm逻辑工艺。采用该工艺完成的器件,反窄沟道效应明显减弱,窄沟器件的漏电有效降低。     

Power Trench MOSFET Devices on Metal Substrates

Power trench MOSFET devices have been accomplished on Cu substrates using a novel silicon-on-metal (SOM) technology. This technology transfers silicon trench MOSFET device layers from SOI wafers to metal substrates. The prototype 30-V (drain-to-source voltage) n-channel SOM device with a pitch of 2.5 $muhbox{m}$ comprises a 5-$muhbox{m}$ device layer and an electroplated Cu substrate. These devices are the first of their kind exhibiting a negligible substrate drain contribution to their specific Rdson and have a specific Rdson of 0.198 $ hbox{m} Omega cdot hbox{cm}^{2}$ at a gate voltage of 10 V. This specific Rdson is 38% smaller than that of the same device on the silicon substrate. The dc–dc converter with SOM devices shows 11% reduction in device power loss and an energy efficiency of about 2% higher than with the same Si-based devices. The operating temperature of the SOM die in the converter is also 9 $^{circ} hbox{C}$ lower than the Si-based die. The “cooler” SOM device is due to primarily improved energy efficiency. The transient thermal resistance of the SOM device is 20 $^{circ}hbox{C/W}$, which is less than half of 57.5 $^{ circ}hbox{C/W}$ for the Si-based device at a pulse duration of 10 s.      

Trench MOSFET的研究与进展

研究总结了功率MOSFET器件与BJT器件相比的发展优势.介绍了作为VDMOSFET进一步发展的新型器件Trench MOSFET研究提出的背景及意义,并从其基本结构出发阐述了TrenchMOSFET与VDMOS相比的电学性能特点.最后对其发展现状,关键技术和结构参数及其发展趋势进行了概括、总结和展望.     

射频功率Trench MOSFET研制

在国内首次研制出了一种采用条状元胞结构、特殊的栅槽刻蚀条件、特殊的栅介质生长前处理工艺及多晶硅栅的射频功率Trench MOSFET器件。该器件漏源击穿电压大于62V、漏极电流大于3.0A、跨导大于0.8S、阈值电压2~3V、导通电阻比同样条件的VDMOS降低了19%~43%,在175MHz、VDS=12V下输出功率PO为7W、漏极效率ηD为44%、功率增益GP为10dB。     

高频控制开关用沟槽MOSFET的研究

高频控制开关用功率器件要同时具备极低的导通电阻和栅漏电荷值,从而降低导通损耗和开关损耗.基于器件与工艺模拟软件TsupremⅣ和Medici,研究了工艺参数和设计参数对沟槽MOSFET器件击穿电压、比导通电阻和栅漏电荷的影响,优化设计了耐压30 V的开关用沟槽MOSFET器件.对栅极充电曲线中平台段变倾斜的现象,运用沟道长度调制效应给出了解释.