基于ADF4252实现的小数分频频率合成器

本文介绍了Σ-Δ调制技术实现小数分频的基本原理,分析了小数分频锁相环芯片ADF4252的工作特性,给出了该芯片的一个应用实例设计,为小数分频频率综合器的设计提供了较好的思路。     

小数分频技术及其在卫星通信中的应用

简要介绍了小数分频技术的发展、应用和分类,通过探讨基于Σ-Δ调制技术的小数分频锁相环电路的原理,分析了由该锁相环构成的频率合成器的输出相位噪声和输出杂散,在此基础上提出了一种应用于卫星通信的小数分频频率合成器拓扑电路,并重点对其输出杂散进行了分析。通过采用AD4252锁相环芯片,VCO输出加固定分频的拓扑形式,较好地解决了小数分频输出杂散较大的缺点,设计结果得到了测试验证。     

L波段低相噪、快锁定频率合成器研制

小数分频（FNPLL）频率合成器是近年来出现的一种新技术,它与传统的整数分频频率合成器相比具有频率分辨率高、相位噪声低、快速锁定等优点。用ANALOGDE．VICES公司的最新的小数分频锁相环频率合成器芯片ADF4193,设计了一个L波段锁相环频率合成器。文章系统地阐述了ADF4193的组成、工作原理,使用ADISimPLL软件进行环路滤波器设计,通过仿真得到各种性能指标,并对仿真结果和改变参数避开杂散的方法进行了详细分析。通过测试,结果证明了ADF4193组成的频率合成器具有优良的性能。     

基于ADF4157的∑-△小数分频锁相环频率合成器设计

该文应用ADF4157PLL集成芯片实现∑-△小数分频锁相技术,重点讨论了1.35GHz～2.35GHz频段∑-△小数分频频率合成的原理和实现方法.其相位噪声曲线图与传统的FPGA合成算法实现的结果基本一致.实验数据充分证明了∑-△小数分频PLL集成芯片可以替代传统的FPGA合成算法,具有易调试、集成度高、一致性好等优...     

基于ADF4193的UHF频率合成器设计

频率合成芯片ADF4193具有小数分频和快速锁定特性。换频时通过增加电荷泵电流以扩大环路带宽,缩短了环路的锁定时间,并采用可编程开关调整环路元件参数来确保环路稳定。UHF跳频频率合成器以ADF4193为核心电路实现设计,采用ADIsimPLL软件仿真环路参数,利用低噪声运算放大器构成的电压放大器来扩大VCO的调谐电压范围,通过调整环路带宽及设计合理的PCB布局来抑制杂散,给出了实测结果。     

小数分频频率合成原理

本文详细地阐述了小数分频频率合成器的原理,并扼要地分析了小数分频对环路性能的改善.小数分频频率合成器具有频率间隔精细、换频快捷、频谱纯净及体积小巧等优点,可广泛应用于通信和电子仪器中.     

用于芯片测试的环路滤波器设计

小数分频频率合成器在测试时必须外接一个环路滤波器电路与压控振荡器才能构成一个完整的锁相环电路。其外围电路中环路滤波器的设计好坏将直接影响到芯片的性能测试。以ADF4153小数分频频率合成器为例,研究了其外围环路滤波器的设计方法,给出了基于芯片测试的环路滤波器设计流程,并进行了验证测试。测试结果表明,该滤波器可满足小数分频频率合成器芯片测试的需要。     

∑-Δ调制技术在小数分频锁相环中的应用

从小数分频频率合成器中小数杂散的产生入手，分析了高阶数字∑-△调制对量化噪声的高通整型特性，从而有效地解决了小数分频锁相环的杂散问题。最后用硬件电路实现了基于∑-△调制的小数分频频率合成器，频率范围为2400～2510MHz，频率步进125kHz，在偏离主频1kHz时相位噪声优于-99dBc／Hz，换频时间小于100Fs。证明了该频率合成器是一种简单实用、高性价比的频率合成器。     

∑-△调制技术在小数分频锁相环中的应用

从小数分频频率合成器中小数杂散的产生入手,分析了高阶数字∑-△调制对量化噪声的高通整型特性,从而有效地解决了小数分频锁相环的杂散问题。最后用硬件电路实现了基于∑-△调制的小数分频频率合成器,频率范围为2400-2510MHz,频率步进125kHz,在偏离主频1kHz时相位噪声优于-99dBc／Hz,换频时间小于100μs。证明了该频率合成器是一种简单实用、高性价比的频率合成器。     

小数分频频率综合器研究

针对整数分频频率合成方法存在的局限性,提出了采用小数分频频率合成的方法,分析了小数分频频率合成的实现方法,并针对其中的Σ-△调制技术的各种实现结构进行了分析和仿真,比较了各种实现方法的优劣以及∑-△调制技术中各种结构的性能优劣.在此基础上,进行了整数分频和小数分频频率合成电路实验研究,实验结果验证了小数分频频率合成的优化性能.     

数字高阶△-∑调制频率合成器的分析与实现

由小数分频频率合成器中相位累加器与数字一阶△-∑调制器的等效性出发，用ADS软件仿真证实了高阶数字△-∑调制对量化相位噪声的高通整型功能，从而有效地解决了小数分频的杂散问题。最后硬件电路实现了基于△-∑调制的小数分频跳频频率合成器，频率范围为590～1000MHz，在偏离主频10KHz时相噪优于-93．76dBc／Hz，频率分辨率可以小于100Hz，转换时间小于50μs，在跳频频率间隔1MHz时每秒可达2万跳。     

Σ-Δ调制技术在小数分频器中的应用

小数分频技术解决了锁相环频率合成器中鉴相频率和输出频率分辨率的矛盾。但一般的小数分频技术引入了严重的小数杂散问题。因为Δ-Σ调制技术对噪声具有整形的作用,把Σ-Δ调制技术应用在小数分频频率合成器中,与传统的PLL(锁相环)频率合成器相比具有明显的优越性,他可以提供很宽的频率范围、极高的频率分辨率、较低的单边带相位噪声以及良好的杂散性能。     

∑-△调制技术在小数分频器中的应用

小数分频技术解决了锁相环频率合成器中鉴相频率和输出频率分辨率的矛盾。但一般的小数分频技术引入了严重的小数杂散问题。因为△-∑调制技术对噪声具有整形的作用，把∑-△调制技术应用在小数分频频率合成器中，与传统的PLL（锁相环）频率合成器相比具有明显的优越性，他可以提供很宽的频率范围、极高的频率分辨率、较低的单边带相位噪声以及良好的杂散性能。     

小数分频频率合成器及其相位补偿技术

本文在简单介绍小数分频频率合成器基本原理的基础上,对其中的核心问题—相位补偿技术进行了详细研究,给出了相位点补偿、欠补偿和全补偿的概念,提出了用单片机控制实现相位全补偿的新方案。最后详细介绍了小数分频频率合成器的具体实现。     

基于FPGA的小数频率合成器的设计

小数分频是实现高分辨率低噪声频率合成器的主要技术手段。在分析了小数频率合成以及杂散抑制技术的基础上,采用高阶Σ-Δ调制技术可以将量化噪声功率的绝大部分移到信号频带之外,从而可通过滤波有效抑制噪声。仿真结果表明,该高阶数字Σ-Δ调制可以很好地抑制小数分频频率合成器中的杂散问题,具有很高的实用性。     

一种快速换频的小数分频频率合成器

本文提出一种新的快速换频的小数分频频率合成器,它通过引入一种新的脉冲频率鉴频器和采用小数分频技术,使得这种频率合成器具有换频速度決,不需附加补偿电路等优点。文章给出了这种合成器的框图,分析了它的性能,并列出了部分实验结果。     

基于ΣΔ调制技术的CPFSK调制芯片设计

采用ΣΔ调制技术的小数分频频率合成器设计了CPFSK调制电路,对调制电路的原理以及噪声性能进行了细致的分析。芯片集成了2RC波形成形电路、三阶单级ΣΔ调制器、双模分频器、鉴频鉴相器、电荷泵和压控振荡器,在四电平2RC-CPFSK调制时,16kHz的带宽内可以实现25.6kbps的信息速率传输。电路采用0.35μm标准CMOS工艺实现,调节片外电感,芯片最高工作频率可以到200MHz。     

宽带小步进频综的小数分频PLL解决方案

为了简化宽带小步进频率综舍器的设计方案和降低成本,提出了小数分频PLL的解决方案;分析了小数分频模式下杂散的来源;通过改变小数分频参考频率方法解决整数边界点杂散;给出了小数分频频率解析度的计算方法和环境温度变化时的数字锁定指示窗口的设置方法。实际应用表明该方案能够满足设计要求,具有低相位噪声、低成本、宽带宽的特点。     

4～8 GHz宽带频率合成器的设计

研究了一种采用ADI公司的ADF4153小数N分频PLL频率合成器芯片来实现宽频带、小步进的频率合成器的方法.ADF4153可以实现无线通信系统接收机和发射机中本地振荡器,他包括低噪声的数字鉴频鉴相器、电荷泵和可编程分频器.该频率合成器频率范围4～8 GHz,步进1 MHz,且在8 GHz输出时,相位噪声低于-85 dBc/Hz@1 kHz.     

一种快速跳频锁相频率合成器

本文提出一种小数分频自适应锁相频率合成方案,以提高鉴相频率和自适应改善环路自然角频率ω_n两方面去提高频率转换速度.并针对小数分频中模拟相位内插补偿时D/A变换的问题,采用数码-脉宽-电荷变换法进行电荷补偿.最后分析了环路的性能,证明该系统是能胜任跳频频率合成任务的.