CMOS 1.4THzΩ 155Mb/s光接收机差分跨阻前置放大器

采用本土CSMC 0.6μm标准CMOS技术设计实现了一种用于光纤用户网的CMOS跨阻前置放大器.电路采用差分结构以提高共模抑制比,减小高频下电源波动和寄生反馈通路的干扰,抑制衬底耦合噪声和温漂,从而有效抑制前置放大器的噪声.同时前置放大器为双端输出,易与后面差分结构的主放大器级联,无需单端-双端转换电路和片外元件,电路结构更为简单,实现了单片集成.电路采用单级放大结构,比通常的多级电路更为稳定.测试结果表明,前置放大器在5V电源电压下增益-带宽积可达1.4THzΩ,等效输入电流噪声为1.81pA/ Hz,可稳定工作在155Mb/s(STM-1)的速率上.     

基于SiGe BiCMOS工艺的25Gbit/s跨阻放大器设计

采用0.25 μm SiGe双极CMOS (BiCMOS)工艺设计并实现了一种传输速率为25 Gbit/s的高速跨阻前置放大器(TIA).在寄生电容为65fF的情况下,电路分为主放大器模块、两级差分模块和输出缓冲模块.相比传统的跨阻放大器,TIA采用Dummy形式实现了一种伪差分的输入,减小了共模噪声,提高了电路的稳定性;在差分级加入了电容简并技术,有效地提高了跨阻放大器的带宽;在各级之间引入了射极跟随器,减小了前后级之间的影响,改善了电路的频域特性.电路整体采用了差分结构,抑制了电源噪声和衬底噪声.仿真结果表明跨阻放大器的增益为63.6 dBQ,带宽可达20.4 GHz,灵敏度为-18.2 dBm,最大输出电压为260 mV,功耗为82 mW.     

一种适用于心电信号检测的斩波前置放大器

提出一种适合心电信号检测的低压、低功耗、低噪声、高共模抑制比的差分差值斩波前置放大器,包括偏置电路、主放大电路和时钟产生电路,其中,时钟产生电路包括张弛振荡器和两相非交叠时钟产生电路。该放大器采用斩波技术减小了低频1/f噪声,采用差分差值输入、交叉耦合结构增加了共模抑制比,采用T型电容反馈减小了芯片面积,优化了放大器性能。芯片采用SMIC 0.18 μm 1P6M CMOS工艺设计,使用PSS,PAC,PNOISE进行仿真分析。结果表明,放大器在1.8 V电源电压下,静态电流为35 μA,闭环增益为40.6 dB,共模抑制比为115 dB,输入等效噪声仅为950 nV(rms)(0.01~100 Hz),适用于心电信号检测领域。     

基于片上DC-DC的CMOS光接收机前置放大器

利用CSMC 0.6μm CMOS工艺,设计了基于片上DC-DC转换器的光接收机前置放大器。电路采用可调跨阻放大器与片上DC-DC结构,有效地克服了单端跨阻放大器易受电源波动的干扰,并解决了高灵敏度与低失真相互矛盾的问题。模拟结果表明,输入动态范围为83 dB(峰-峰值=0.2μA~3 mA),等效输入电流噪声为1.2 pA/Hz(155 MHz),可稳定工作在155 Mb/s速率上;在5 V电源电压下,功耗为95 mW。     

一种高共模抑制比轨到轨全差分运算放大器

针对传统全差分运算放大器电路存在输入输出摆幅小和共模抑制比低的问题,提出了一种高共模抑制比轨到轨全差分运算放大器电路。电路的输入级采用基于电流补偿技术的互补差分输入对,实现较大的输入信号摆幅;中间级采用折叠式共源共栅结构,获得较大的增益和输出摆幅;输出级采用共模反馈环路控制的A类输出结构,同时对共模反馈环路进行密勒补偿,提高电路的共模抑制比和环路稳定性。提出的全差分运算放大器电路基于中芯国际(SMIC) 0.13μm CMOS工艺设计,结果表明,该电路在3.3 V供电电压下,负载电容为5 pF时,可实现轨到轨的输入输出信号摆幅;当输入共模电平为1.65 V时,直流增益为108.9 dB,相位裕度为77.5°,单位增益带宽为12.71 MHz;共模反馈环路增益为97.7 dB,相位裕度为71.3°;共模抑制比为237.7 dB,电源抑制比为209.6 dB,等效输入参考噪声为37.9 nV/Hz^1/2@100 kHz。     

0.18μm BiCOMS工艺低功耗20GSps采样保持放大器设计

本文介绍了一种能消除共模噪声并抑制偶次谐波的全差分结构开环 20 GSps 采样保持放大器 (THA). 采用CMOS开关和dummy开关实现高速和良好的线性度. 输入缓冲采用交叉耦合对抑制电荷注入和时钟馈通. 输入缓冲和输出缓冲采用有源电感负载增大信号带宽. 电路采用0.18 μm SiGe BiCMOS 工艺实现,电路设计只使用CMOS器件,电源电压为1.8V,芯片核心面积为0.024 mm2. 测试结果显示该THA芯片在20GSps采样速率下对于4GHz正弦输入信号的SFDR为32.4 dB, 三次谐波失真为-48 dBc. 电路有效精度带宽为12 GHz, FOM仅为0.028 mW/GHz.     

应用于10Gb/s光接收机的全差分CMOS跨阻前置电路设计

设计了一种的低成本、低功耗的10 Gb/s光接收机全差跨阻前置放大电路。该电路由跨阻放大器、限幅放大器和输出缓冲电路组成,其可将微弱的光电流信号转换为摆幅为400 mVpp的差分电压信号。该全差分前置放大电路采用0.18 m CMOS工艺进行设计,当光电二极管电容为250 fF时,该光接收机前置放大电路的跨阻增益为92 dB,-3 dB带宽为7.9 GHz,平均等效输入噪声电流谱密度约为23 pA/(0~8 GHz)。该电路采用电源电压为1.8 V时,跨阻放大器功耗为28 mW,限幅放大器功耗为80 mW,输出缓冲器功耗为40 mW,其芯片面积为800 m1 700 m。     

一种10-ppm/~oC低压CMOS带隙电压基准源设计

在对传统CMOS带隙电压基准源电路分析和总结的基础上,综合一级温度补偿、电流反馈和电阻二次分压技术,提出了一种10-ppm/oC低压CMOS带隙电压基准源。采用差分放大器作为基准源的负反馈运放,简化了电路的设计,放大器的输出用于产生自身的电流源偏置,提高了电源抑制比(PSRR)。整个电路采用TSMC 0.35mm CMOS工艺实现,采用Hspice进行仿真,仿真结果证明了基准源具有低温度系数和高电源抑制比。     

A 3.125-Gb/s inductroless transimpedance amplifier for optical communication in 0.35μm CMOS Xu Hui(徐晖), Feng Jun(冯军), Liu Quan(刘全), Li Wei(李伟)

采用0.35μm CMOS工艺设计了一种适用于光通信的低功耗前置放大器,芯片最高工作速率可达3.125Gb/s。该前置放大器采用RGC (Regulated Cascode)结构作为输入级,同时引入消直流电路来稳定电路的直流工作点。在片测试结果表明,前置放大器的跨阻增益为54.2dBΩ,-3dB带宽为2.31GHz,平均等效输入噪声电流谱密度为18.8pA/?Hz;输入为2.5Gb/s和3.125Gb/s信号时均可获得清晰眼图;3.3V单电源供电时,功耗仅为58.08mW,其中20mW来自输出缓冲。芯片面积为465μm435μm。     

一种嵌入式低功耗高精度带隙基准的设计

提出了一种自偏置,共源共栅(Cascode)结构的标准CMOS带隙基准电路,未使用运算放大器,占用面积小,功耗低,有利于集成到低功耗电路系统.采用新颖的Power On Reset 电路解决了自偏置电路的启动问题.采用基极电流消除技术和基极电阻补偿技术实现高精度.在UMC 0.25 μm 3.3 V电源电压CMOS工艺条件下进行模拟验证,模拟结果表明:带隙基准输出电压为1.208 3 V,在-20～80 ℃温度范围内,温度系数为8×10-6/℃,电源抑制比(PSRR)为-65.8 dB,功耗小于200 μW,输出噪声225 nV/Hz.     

低压CMOS带隙电压基准源设计

在对传统典型CMOS带隙电压基准源电路分析和总结的基础上,综合一级温度补偿、电流反馈技术,提出了一种1-ppm/°C低压CMOS带隙电压基准源。采用差分放大器作为基准源的负反馈运放,简化了电路设计。放大器输出用作电路中PMOS电流源偏置,提高了电源抑制比(PSRR)。整个电路采用TSMC0.35μmCMOS工艺实现,采用HSPICE进行仿真,仿真结果证明了基准源具有低温度系数和高电源抑制比。     

一种10-ppm/℃低压CMOS带隙电压基准源设计

在对传统CMOS带隙电压基准源电路分析和总结的基础上，综合一级温度补偿、电流反馈和电阻二次分压技术，提出了一种10-ppm/℃低压CMOS带隙电压基准源。采用差分放大器作为基准源的负反馈运放，简化了电路的设计，放大器的输出用于产生自身的电流源偏置，提高了电源抑制比(PSRR)。整个电路采用TSMC 0.35μm CMOS工艺实现，采用Hspice进行仿真，仿真结果证明了基准源具有低温度系数和高电源抑制比。     

UHF RFID阅读器中可编程全差分低通滤波器的设计

基于TSMC 0.25 μm RF CMOS工艺,提出了一种应用于860～960 MHz UHF波段单片射频识别(RFID)阅读器的可编程全差分低通滤波器电路.该滤波器为6阶切比雪夫有源RC滤波器,其中的运放采用带共模反馈的全平衡差动放大器结构(FBDDA)实现了全差分的缓冲器.仿真结果表明:该电路可以通过3位信号控制位产生截止频率为400 kHz、600 kHz、800 kHz、1 MHz以及1.3 MHz的全差分低通滤波器,1 MHz处的点噪声为20 nV/Hz,1 dB输入压缩点为15 dBm,3.3 V电源电压下电路消耗总电流为4.86 mA.     

一种全差分增益自举运算放大器的设计

设计实现了一种具有高增益大带宽的全差分增益自举运算放大器,适用于高速高精度流水线模数转换器采保电路的应用.增益自举放大器的主放大器和子放大器均采用折叠共源共栅式全差分结构,并且主放大器采用开关电容共模反馈来稳定输出电压.该放大器工作在3.0 V电源电压下,单端负载为2pF,采用0.18Wn CMOS工艺库对电路进行仿真,结果显示该放大器的直流增益可达到112dB,单位增益带宽为1.17GHz.     

一种高效率 PWM CMOS D类音频功率放大器

基于反馈系统的闭环结构,采用全差分前置放大和全差分反馈结构,提出了一种高效率PWM CMOS D类音频功率放大器,并采用一种具有滞回结构Rail-to-Rail比较器作为PWM比较器,以保证良好的噪声性能。整个电路基于CSMC 0.5μm CMOS工艺进行实现,最大转换效率达到90％,电源电压范围为2.5-5.5V,1kHz下的THD+N小于0.20％,电源抑制比为-75dB,空载消耗电流为2.8mA,待机电流为0.5μA,有效芯片面积为1.47mm*1.52mm,最大功率可以达到2.5W,能应用于各种高效率中小功率音频放大系统。     

低压基准源的分析和设计

在对传统的CMOS带隙电压基准源电路的分析和总结的基础上,集合一级温度补偿、电流反馈技术,提出一种可以在低电源电压下工作,同时输出可调的低温度系数基准源电路。负反馈运放采用差分结构,简化了电路设计;同时放大器输出用作PMOS的电流源偏置,提高了电源抑制比。采用CSMC 0.6μm CMOS工艺实现,版图面积为0.41 mm×0.17 mm。Cadence Spectre仿真结果表明了设计的正确性。     

一种用于传感器模拟前端的可编程增益放大器

基于华虹0.18μm CMOS工艺设计了一款用于传感器模拟前端的可编程增益放大器(PGA),其整体采用全差分结构来抑制传感器输出的共模噪声、直流分量以及供电电源的输出噪声。该电路由仪表放大结构轨对轨输入级、轨对轨自动调零全差分运算放大器、数字控制电路以及直流分量消除电路这四个部分构成,同时采用连续时间自动调零校准技术来降低其输入失调电压。PGA的放大倍数为5 bit调节,共12个档位,分别为1,2,4,8,…,1024,2048倍。在3.3 V电源电压下,PGA输入输出摆幅为0.2～3.1 V。在输入500 mV的直流分量条件下,在-40～125℃的温度范围内,可将直流分量抑制到47.6μV。通过Virtuoso软件进行电路设计、版图绘制以及仿真验证,后仿真结果表明,在进行100次蒙特卡罗仿真下,电源抑制比和共模抑制比在1 kHz处的平均值分别约为110.3 dB和116.1 dB,输入失调电压的1σ值约为21.3μV。     

用于平衡探测器的5Gb/s前置放大器设计

相干光通信的平衡探测器采用双端差分结构,能够有效地提高光通信灵敏度。前置放大器作为光接收器的前端,其性能高低直接影响到整个光接收系统的工作性能,是光接收器的重要组成部分。文章采用SMIC 0.13μm CMOS工艺,实现了一种应用于5Gb/s平衡探测器的接收机前置放大器。前置放大器采用具有低输入阻抗特点的RGC结构作输入级,同时输出级采用两级结构,在保证带宽的前提下能够提供足够大的电流驱动50Ω负载。仿真结果表明,该前置放大器带宽能达到要求的5.12GHz,灵敏度达到-18.4dBm,眼图张开度良好,能够满足系统对噪声抑制的要求。     

电荷灵敏前置放大器消除电源噪声的设计

在高灵敏度光电探测领域,常常采用雪崩二极管(APD)等高增益探测器,这些探测器通常需要上百伏的工作电压,因此电源噪声对探测器的性能影响很大。针对单光子探测的需要,论文提出了一种电荷灵敏前置放大器消除电源噪声的设计,通过采用匹配的差分输入,可以有效抵消电源的共模噪声。论文首先对APD探测器在不同偏压下的结电容进行测试,然后采用可调电容对APD电容进行匹配,用MultiSim对提出的电路进行了仿真分析,最后制作实验电路进行了测试和验证。结果表明:差分输入电荷灵敏前置放大器能够有效消除电源噪声(包括低频噪声和高频噪声),实现高灵敏度的光探测。     

一种用于MEMS麦克风的信号采集电路

设计了一款用于MEMS麦克风的模数转换接口电路。该电路包含一个前置放大器和一个四阶Delta-Sigma调制器。前置放大器包括一个pMOS输入的源级跟随器和一个仪表放大器。放大器设计中采用了斩波稳定技术消除低频闪烁噪声。Delta-Sigma调制器采用了带有前馈支路的四阶结构,其优点在于低积分器摆幅,可以降低积分器中放大器的非线性增益对电路性能的影响。该电路采用0.18μm CMOS工艺制作,电源电压为1.65μV。测试结果表明,电路可以达到80 dB的动态范围和73.4 dB的峰值信号对噪声加谐波比。电路的耗散电流为1 500μA,占用的芯片面积为0.48 mm2。