用于高速CMOS图像传感器的电容复用型循环ADC

设计了一种用于高速CMOS图像传感器的列并行标志冗余位(RSD)循环式模/数转换器(ADC)。该ADC在每次循环中采样和量化输入信号同步进行,速度比传统的循环式ADC提高了1倍。利用电容复用技术,对于像素输出信号的相关双采样(CDS)操作和精确乘2运算,将仅使用1个运放和4组电容来实现,减小了芯片面积。通过0.18μm标准CMOS工艺完成了ADC电路设计和仿真。SPICE仿真结果表明,在4 MS/s的采样速度和1.8 V电源电压下,ADC的SNDR达到55.61 dB,有效位数为8.94 bit,功耗为1.34 mW,满足10 bit精度高速CMOS图像传感器系统的应用要求。     

CMOS图像传感器用于网络摄像机的设计

以网络摄像机为应用背景,介绍了OmniVision公司两款CMOS图像传感器芯片的参数、接口和通信协议,结合网络摄像机的开发环境,给出了芯片与嵌入式CPU的硬件连接、PCB布局和调试经验,以及选择两款芯片的注意事项,并示例详细说明了用软件设置芯片有关寄存器的方法。分析了用CMOS图像传感器替代CCD图像传感器做网络摄像机视频前端的优势和可行性。     

基于自适应相关多采样技术的CMOS图像传感器列级单斜ADC设计

为了降低CMOS图像传感器的噪声水平,本文提出了一种基于自适应相关多采样技术的单斜ADC,可以根据光强自动选择合适的斜坡信号完成A/D转换.通过在低照度下使用小范围、高增益的斜坡信号进行多采样操作,可以充分降低读出噪声.多斜坡发生器由温度计码电容型DAC实现,此外还分析并校准了斜坡信号的失调电压和增益误差.提出的单斜ADC是在标准的110 nm 1P4M工艺下设计仿真的.仿真结果表明:基于自适应相关多采样技术的单斜ADC不会增加总A/D转换时间,同时在8倍的前置放大器增益下实现了最低59μVrms的读出噪声.此外当前置放大器为2倍增益时,读出噪声从强光下的211μVrms降低到弱光下的92μVrms,噪声的降低对应于7.21 dB信噪比的提高.另外,本文的品质因数为3.77 nVrms·s.     

抗辐射低噪声CMOS图像传感器设计技术研究

为满足航天应用对大面阵高动态CMOS图像传感器的需求,对噪声优化与辐射加固等关键技术进行了深入研究。基于系统架构的增益级与双相关双采样设计优化、基于采样电路的时序改进,实现了对系统噪声的多层次优化;基于像素级与电路级的总剂量辐射加固与单粒子闩锁辐射加固设计,实现了对100k rad(Si)总剂量和99.8 MeV·cm2/mg单粒子效应的免疫。研究成果已成功应用于一款64M像素超大面阵高性能CMOS图像传感器产品。流片测试结果显示,抗总剂量辐射能力优于100k rad(Si)、暗电流与噪声随辐射增长率提升了一个数量级;抗单粒子闩锁能力优于99.8 MeV·cm2/mg;在整个辐射环境下读出噪声不超过5e-;本征动态范围高达75dB。     

关于CMOS图像传感器的调试

CMOS图像传感器在调试的过程中可能会遇到很多棘手的问题，笔者在这里将自己几年来对CMOS图像传感器的一些调试经验同大家分享。[编者按]     

透视数码相机的心脏图像传感器技术CMOS篇

最理想的图像传感器应用拥有CCD的图像质量和CMOS的智能,这并不是可望而不可及的。柯达公司推出的插入式隔行（Interline) CCD-KAI2020芯片（一部分图像处理在芯片上进行,通过增加时钟驱动器,从而获得双倍的相关抽样）就是实现这项技术的一款产品,虽然柯达公司并没有将该产品命名为智能CCD（模数转换以及在芯     

基于并口的CMOS图像传感器数据采集技术研究

CMOS图像传感器是一种新颖的图像传感器件,在许多传统的图像传感领域得到了广泛应用。并口则是现今计算机配备的标准接口之一,也是数据采集的通用接口。文章给出了一种利用计算机的并行口实现对CMOS图像传感系统图像数据采集的方法,可以为研究CMOS图像传感器的各种特性提供一种方便的数据采集手段。     

应用于CMOS图像传感器的低功耗电容缩减循环ADC

提出了一种应用于CMOS图像传感器的低功耗电容缩减型循环ADC。该ADC在最高有效位(MSB)量化结束后,采样及反馈电容值减为之前的一半,使ADC中开关电容电路的功耗相应减少。同时该ADC在采样阶段应用运放消失调技术,对运放失调电压的敏感度降低。在0.18μm CMOS工艺下应用该结构设计了一个11 bit、833 kS/s的循环ADC。Spectre仿真表明,该ADC的信噪失真比(SNDR)为64.49 dB,无杂散动态范围(SFDR)为68.38 dB,在1.8 V电源电压下的功耗为270μW。与传统结构相比,该ADC的功耗降低了32%。     

CMOS图像传感器技术在医疗领域的应用

在介绍CMOS图像传感器组成及特点的基础上,阐述基于CMOS的电子内窥镜原理及结构,分析其在医疗领域的创新性应用及前景,并介绍应用CMOS图像传感器技术开发的一次性可视腹腔穿刺器和一次性可视人流系统。     

CMOS图像传感器的商业化发展

随着超大规模集成技术的发展,CMOS图像传感器显示出强劲的发展趋势.CMOS图像传感器可在单芯片内集成时序和控制电路、A/D转换、信号处理等功能.本文简单介绍了CMOS图像传感器的背景,分析了CMOS图像传感器和CCD图像传感器的优缺点,综述了目前CMOS图像传感器的研究进展.     

基于CMOS APS高精度太阳敏感器

通过对CMOS APS的简要介绍以及它与CCD的性能比较,揭示出CMOS APS在太阳敏感器的研究发展方面所具有的优越性.在提出CMOS APS太阳敏感器一般方案的同时,对它进行了更进一步的探讨.并在探讨太阳敏感器视场和精度相互制约这一问题的过程中,结合CMOS APS各方面的优点,阐明了这一问题虽然在CCD太阳敏感器中难以解决,但在CMOS APS太阳敏感器中却可以得到有效解决.     

低噪声高灵敏度CMOS APS图像传感器的研究

介绍了用标准的1.5μmP阱COMS数字电路工艺加工的512像素CMOS APS图像传感器线阵.采取了3种技术,改进了芯片性能:①为提高灵敏度采用了带防反射膜的混合的P /N和P阱/N光电二级管结构;②为减小光电二级管的暗电流采用了P阱隔离环结构;③为抑制固定图形噪声和低频噪声应用了相关双采样电路.这些技术的采用,使研制的图像传感器灵敏度达到11V/1x·s,均方根噪声为0.2mV,动态范围为80dB.     

CMOS图像传感器的自适应降噪方法研究

提出了一种用于CMOS图像传感器的新型自适应降噪方法,并进行了逻辑电路实现。该方法通过运动检测和边缘检测技术进行噪声功率统计和分析,选择性的利用中值滤波、均值滤波以及运动自适应滤波方法,对传感器输出图像进行了数字降噪处理。实验表明本文方法降低了高斯噪声和椒盐噪声的影响,有效提高了图像质量和峰值信噪比。其结构易于电路实现,适用于CMOS图像传感器内部的实时降噪处理。     

一种应用于高动态范围CMOS图像传感器的曝光控制技术

本文针对提高CMOS图像传感器的动态范围,提出了一种新的组合滚筒式曝光技术。由目前现有的技术可知,多次滚筒式曝光一般选择在单帧的时间周期内完成。根据不同的曝光参数,CMOS图像传感器芯片输出不同的图像,然后再将其组合成一帧宽动态范围的图像作为最后输出。本文提出的方法,通过充分利用滚筒式曝光时的空闲电路资源,有效地缩短了相邻图像间的时间间隔。这种方法将多次滚筒式曝光穿插进行,实现对目标图像的多次成像,从而有效提高了系统效率和输出响应速度。     

高速高精度ADC系统研究

由于单个ADC模拟输入带宽的限制,混合滤波器组ADC系统不能够直接对高达数GHz的模拟信号进行采样.本文提出了基于混频器和低通滤波器的抽取器数学模型,并且从时域和频域进行详细的分析和证明.最后在混合滤波器组ADC系统的基础上,提出了基于混频器和低通滤波器的高速高精度混合滤波器组ADC系统,它完全满足软件无线电和雷达等多个领城的高速高精度要求.     

基于压缩感知的低功耗高效率CMOS图像传感器设计

提出一种基于压缩感知的低功耗高效率CMOS图像传感器(CIS)设计.在这种压缩感知CIS中,帧存储、帧差求解和帧压缩等过程分别集成于像素级、列级和芯片级电路中,实现了图像传感过程和图像压缩过程的融合.这种融合提高了CIS在功耗、传输带宽和输出数据等方面的效率.所提出的CIS设计已采用Global Foundries 0...     

CMOS图象传感器发展状况

比较了CMOS图象传感器与CCD图象传感器的优缺点,分析了C MOS图象传感器的结构、研制现状、应用及市场前景。指出了随传感器技术的发展,CMOS图 象传感器可以代替CCD图象传感器,并预见了其发展趋势。     

CMOS有源象素图象传感器

介绍了ＣＭＯＳ图象传感器一般结构、ＣＭＯＳ图象传感器的象元结构和在片模拟信号处理，并介绍了两种典型的ＣＭＯＳ有源象素图象传感器，最后指出了ＣＭＯＳ有源象素图象传感器的发展动向     

CMOS图像传感器中分段电容DAC非理想因素研究

CMOS图像传感器信号处理中通常采用分段电容DAC产生斜坡参考电压。研究了分段电容DAC精确的电容失配及寄生与其转换精度的关系式。基于对分段电容DAC工作原理的研究,导出了电容失配及寄生模型;针对其分数桥接电容失配、各二进制电容间的失配及寄生电容问题进行了理论分析;对分段电容DAC进行非理想因素仿真,设计了一个采用分段电容DAC的10位单斜ADC并对其进行测试,仿真和测试结果均验证了理论分析的正确性。上述理论分析结果可作为分段电容DAC的设计指导。     

高速图像传感器CCD60驱动电路设计

提供了一种高速EMCCD图像传感器CCD60时序驱动电路的设计方法.采用CPLD进行时序逻辑设计,利用DS0026集成器件对标准时钟进行电平转换,分立电路对快速高压(电子增益)时钟进行电平转换.从而建立EMCCD工作环境.所建立的驱动电路能够输出电压范围为0-50 V,最高频率20 MHz的时钟信号,实现了电子增益的效果.本设计方法建立的驱动电路已经成功应用于1000 frame/s CCD60高帧频摄像机设计中.