基于74LS160的N进制计数器仿真设计

针对任意进制（N进制）计数器的设计目的,采用反馈复零法对基于同步十进制计数器74LS160进行设计,分别采用异步清零法实现了6进制计数器和同步置数法实现7进制计数器的设计,通过应用EWB软件对所设计的电路进行仿真实验,仿真结果表明设计的计数器能实现所要求的N进制技术功能.最终得出采用反馈复零法可以实现进制计数器的结论.     

基于74LS160的可控多进制计数系统设计与仿真

本文在普通计数器设计原理的基础上,利用集成同步加法计数器74LS160设计出一个可控的多进制计数系统.利用拨码控制电路,该系统可以分别实现7进制、9进制和79进制计数功能,从而体现出该系统的可控性、灵活性和实用性.本文借助Mul-tisim10平台进行了仿真测试,验证了该系统的可行性.     

基于Proteus的任意进制计数器设计与仿真

提出一种基于Proteus软件的任意进制计数器的设计。以74LS163集成计数器为基础,用置数法设计了两种48进制计数器,采用Proteus软件对计数器进行仿真。结果表明,Proteus软件具有实现48进制计数器的功能。仿真图像清晰,能快速准确地验证设计结果。     

74LS161异步置零法构成任意进制计数器的Multisim仿真

介绍了集成4位二进制计数器74LS161异步置零法构成任意进制计数器的Multisim仿真方案,即以波形方式显示计数器的计数过程、过渡状态形成异步置零信号的过程,用四踪示波器以面板部分重叠显示方法同步显示时钟脉冲信号、异步置零信号及状态输出信号。分析了过渡态及异步置零信号的延时方法,指出了Multisim中74LS161计数器时钟触发方式的错误及修正方法。所述方法的创新点是解决了计数器的工作波形无法用电子实验仪器进行分析验证的问题。     

基于集成计数器的N进制计数器设计与仿真

计数器是一种重要的时序逻辑电路,广泛应用于各类数字系统中。介绍以集成计数器74LS161和74LS160为基础,用归零法设计N进制计数器的原理与步骤。用此方法设计了3种36进制计数器,并用Multisim10软件进行仿真。计算机仿真结果表明设计的计数器实现了36进制计数的功能。基于集成计数器的N进制计数器设计方法简单、可行,运用Multisim 10进行电子电路设计和仿真具有省时、低成本、高效率的优越性。     

用置位法构成任意进制计数器的仿真

针对置位法构成任意进制计数器的实验中，难以观测到过渡态的问题，提出了利用软件工具对电路进行功能仿真，加深学生对电路特性的理解。     

基于集成计数器74LS161设计的六十进制计数器

计数器在电子系统中应用非常广泛,计数器在数字系统中主要是对脉冲的个数进行计数,以实现测量、计数和控制的功能^[1]。本文利用集成计数器74LS161设计六十进计数器,实现六十进制正计时和六十进制倒计时功能。     

任意进制计数器设计方法

利用集成二、十进制计数器采用反馈置数法设计任意进制计数器,已有设计方法的特点是采用一次置数。提出了采用多次置数法设计任意进制计数器的新概念,通过状态转换图分析论述了设计依据,以设计实例说明了采用多次置数设计任意进制计数器的方法。分析与设计举例表明该设计方法是可行的,它拓宽了采用MSI设计任意进制计数器的途径。     

基于Protues的任意N进制计数器的设计与仿真

用集成计数器芯片设计任意N进制计数器是数字电路教学中的一个难点,其原因一是集成计数器芯片种类繁多;二是集成计数器芯片的清零、置数端采用同步或异步方式清零或置数,其清零或置数的方式不同采用的清零或置数的函数也不同。采用仿真方式构成任意进制计数器,可以非常直观的将电路和输出状态、输出波形展现在屏幕上,使学生有一个直观的映像。可以加深学生的理解,提高教学效率,取得事半功倍的效果。     

基于计数器级联构成大容量计数器研究与实践

在数字系统中,使用得最多的时序电路是计数器。计数器不仅能用于对时序脉冲计数,还可以用于分频、定时、产生节拍脉冲和脉冲序列以及进行数字运算等。实际应用时如需大容量计数器,可通过级联的方式进行扩大。对MSI中规模计数器芯片扩大的方法主要有两种,一是复位法,二是置位法。无论何种方法,设计的核心是如何写出反馈函数,反馈函数决定着电路的联接。不同的进制,二进制代码反馈函数不同;同步计数器与异步计数器二进制代码反馈函数也不同,因此研究它们的反馈函数对构成大容量计数器是十分重要的。     

基于Proteus的任意进制计数器设计及仿真

计数器是数字系统设计中使用最多的时序电路,不仅可用来计脉冲数,还常用作数字系统的定时、分频和执行数字运算以及其它特定的逻辑功能。本文给出了应用Proteus软件用同步十进制双时钟可逆计数器74LS192设计任意进制计数器的方法,并进行了仿真。     

数字时钟电路的设计与仿真

数字时钟设计既是电子教学中最为典型的综合性实验之一,也在商业领域有着极为广泛地应用。文中介绍了一种以74LS190同步可预置的十进制可逆计数IC为主功能芯片,联合其他逻辑门器件共同实现数字时钟功能的电路。该电路包含4个子模块,分别是1Hz脉冲产生电路、计数电路、手动校时电路和整点报时电路。设计过程中利用EWB5.0软件仿真,既提高了设计效率,又节约了设计成本。经验证,该电路工作稳定可靠,达到了预期的效果。     

基于Multisim的顺序脉冲发生器的虚拟仿真

介绍了用中规模计数器74LS163和译码器74LS138构建8路顺序脉冲发生器的Multisim虚拟仿真方案,用仿真软件中的虚拟仪器同时观察和测试时钟脉冲信号与8路脉冲顺序发生器的输出信号。所述方法的实际意义是解决了多路顺序脉冲发生器的输出波形无法用实际电子实验仪器进行分析验证的问题。     

基于EWB的数字钟设计与实现

Electronics Workbench(EWB)EDA软件是目前各种电路仿真软件中最理想的一种软件,该软件具有完整的混合模拟与数字信号模拟的功能。介绍了一种基于EWB软件设计电子钟的方法,系统由石英晶体振荡器、分频器、计数器、译码电路、LED显示电路、校时电路、整点报时电路组成。     

N进制计数器的几种设计方法及比较

为了帮助学生克服学习计数器设计时的困难，作者试采用通过讲解N进制计数器的几种不同设计方法，并对它们的优劣进行了比较，从而收到了较好的教学效果。     

基于激励函数修改技术的任意进制计数器设计

在推导用T触发器构成的二进制同步加减法计数器的设计公式之基础上,提出了用激励函数修改技术设计任意进制计数器的方法,并以十二进制加减法计数器的设计过程为例说明这种设计方法具有设计快捷、快速、方便的优点。     

基于Multisim10集成计数器的仿真分析

在数字电路的教学中,集成计数器无疑是一个难点内容。如果在教学中应用Multisim10进行仿真分析,可以将复杂的知识简单化,从而加深学生对理论知识的理解,大大提高课堂教学效果。     

基于Multisim的计数器设计仿真

计数器是常用的时序逻辑电路器件,文中介绍了以四位同步二进制集成计数器74LS161和异步二-五-十模值计数器74LS290为主要芯片,设计实现了任意模值计数器电路,并用Multisim软件进行了仿真。仿真验证了设计的正确性和可靠性,设计与仿真结果表明,中规模集成计数器可有效实现任意模值计数功能,并且虚拟仿真为电子电路的设计与开发提高了效率。     

基于可编程器件的任意进制计数器的设计方法

采用可编程器件设计电路,利用MAX＋plusⅡ设计软件中LPM元件库所提供的lpm_counter元件．实现任意进制计数器的设计。该计数器电路与结构无关,可编程器件的芯片利用率及效率达到最优,加快复杂计数器设计进程．减少调试时间,优化系统设计。